Diit.cz - Novinky a informace o hardware, software a internetu

Pohled do nitra mikroarchitektury K8L

AMD logo
Ben Sander, vedoucí skupiny „performance modeling“ v AMD, se redakci serveru ExtremeTech svěřil s detaily připravované mikroarchitektury K8L. V té souvislosti se hovořilo o procesoru s kódovým jménem „Barcelona“, což má být na K8L založený serverový Opteron. My se vám pokusíme ve stručnosti přiblížit několik specifických vlastností, kterými by měl Barcelona oplývat. Některé už možná znáte, některé vám budou povědomé a jiné pro vás třeba mohou být i novinkou. Každopádně máme před sebou něco, na co si v reálu sáhneme ve druhé polovině příštího roku.

Jelikož jsou Opterony zaměřeny převážně na práci, která dost často využívá operací v plovoucí řádové čárce, snažili se vývojáři v AMD zapracovat právě na této stránce procesoru. A protože software již asi tak desítku let směřuje k využívání SSE (Streaming SIMD Extensions), nemůžeme nenalézt vylepšení právě zde. Přehled základních změn s SSE je shrnut v tabulce.

Vlastnost Současné AMD procesory „Barcelona“
SSE execution width 64bits wide 128bits wide
Instruction fetch bandwidth 16 bytes/cycle 32 bytes/cycle
Data cache bandwidth 2×64bit loads/cycle 2×128bit loads/cycle
L2 cache/memory controller bandwidth 64 bits/cycle 128 bits/cycle
Floating-point scheduler depth 36 dedicated × 64bit ops 36 dedicated × 128bit ops

Popis jednoho jádra čtyřjádrového AMD procesoru

Možná vám to bude připomínat změny v architektuře Intel Core oproti NetBurstu a třeba vás též napadne, zda AMD od Intelu neopisuje. My si naopak myslíme, že jde spíše o logický vývoj.

Další vylepšení se týkají efektivity zpracovávání instrukcí za takt. Patří mezi ně „advanced branch prediction“ či „Out-of-order load execution“ pro minimalizaci relativně vysoké latence L2 cache.

Blokové schéma architektury procesoru AMD Barcelona

Když už jsme u té cache procesoru, sluší se zmínit jednu věc, kterou už možná znáte. L1 a L2 cache jsou v procesorech AMD tzv. „exclusive“, což znamená, že v L2 cache není kopie L1 tak, jako je tomu v procesorech Intel. Jednotlivá jádra K8L budou mít 64 kB L1 a 512 kB L2 cache, což se prakticky od současného stavu moc neliší.

Popis čtyřjádrového AMD procesoru Jednotlivé cache ve čtyřjádrovém AMD procesoru

Výraznou změnou však bude cache třetí úrovně (L3 cache), kterou budou všechna jádra sdílet. V procesorech architektury Intel Core se sdílí mezi jádry rovnou L2 cache. Návrh K8L procesoru navíc umožňuje v případě potřeby L3 cache rozšiřovat (ne tak už L2 či L1 cache).

Drobných vylepšení dozná také virtualizační technologie. Narozdíl od současných procesorů, kde se pro virtualizaci hardwaru využívá „stínového stránkování“ (shadow paging) bude K8L virtualizované adresy rovnou překládat, čímž se urychlí práce hypervisora, který má na starosti správu podřízených operačních systémů a zejména pak obsluhu virtualizovaného hardwaru.

Na letním AMD Analyst Day se také hovořilo o vylepšené správě napájení, což má být další klíčový prvek K8L. Doposud se na základě požadavků na vytížení taktoval celý procesor, nyní bude možné řídit rychlost jednotlivých jader nezávisle.

Dynamické nezávislé zaměstnávání jader čtyřjádrového AMD proceso

Podobně na tom bude i paměťový řadič, jehož rychlost bude záviset na požadavcích od systému. Aplikace může třeba požadovat velký datový rok, ale málo procesorového času, pracovat tak bude především paměťový řadič a procesory budou „relativně“ odpočívat. Anebo tomu může být naopak a paměťový řadič nepojede naplno, neboť to nebude třeba. Samozřejmě není vyloučena ani situace, kdy bude potřeba obojího. Počítá se tedy s regulací napětí zvlášť pro paměťový řadič a zvlášť pro jádra (tam už však nebude regulace napětí jader nezávislá, jako jejich frekvence). Celý procesor se má se spotřebou ve standardním provedení vejít do 95 W. Příklad, který AMD uvádí, je sestava o dvou čtyřjádrových procesorech, k tomu paměti a čipset (neboli základní deska) a to se bez datového úložiště a grafiky má vejít do 240 W.

Zdroje: 

WIFT "WIFT" WIFT

Bývalý dlouholetý redaktor internetového magazínu CDR-Server / Deep in IT, který se věnoval psaní článků o IT a souvisejících věcech téměř od založení CD-R serveru. Od roku 2014 už psaní článků fakticky pověsil na hřebík.

více článků, blogů a informací o autorovi

Diskuse ke článku Pohled do nitra mikroarchitektury K8L

Neděle, 22 Říjen 2006 - 19:48 | Anonym | 2xR: Dobře, tohle se dá uznat (pokud CPU nebude...
Pátek, 20 Říjen 2006 - 20:35 | Anonym | Pokud jeste zapocitam pipelining, efektivni doba...
Pátek, 20 Říjen 2006 - 20:26 | Anonym | 2Eagle: Nikdo nemluvi o stovkach cyklu. Tady jde...
Pátek, 20 Říjen 2006 - 17:35 | Michal Javora | Musim se zastat xR, protoze ten kdo umi...
Pátek, 20 Říjen 2006 - 15:14 | Anonym | 2xR: Zápisy do RAM se dnes dělají zpožděně. To si...
Pátek, 20 Říjen 2006 - 12:44 | Anonym | 2Eagle: Co na to rict... Nemate paru, co je to...
Pátek, 20 Říjen 2006 - 10:51 | Anonym | 2xR: Jak už jsem řekl, CPU ty registry stejnak...
Pátek, 20 Říjen 2006 - 10:05 | Anonym | "Víc místa v registrech je k ničemu&...
Pátek, 20 Říjen 2006 - 00:29 | Anonym | 2xR: To přece není pravda. Zkoušel jsem...
Čtvrtek, 19 Říjen 2006 - 18:24 | Anonym | Eagle: Nechapu, o co Vam jde. Oni maji pravdu....

Zobrazit diskusi