Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
jakoze misto 25GB Ram za par babek.. budu muset priste koupit uberdrahej uber procak? nebo to bude jeste levnejsi nez ted? :)))
Ne ale rozhodně si dokáži představit mít v procesoru dejme tomu 8GB paměti s rychlostí v řádech stovek GB/s a zbytek paměti honit jako doposud. Mohlo by to ušetřit místo na čipru kde hodně místa zabírá L3 a stejně jí je pořád málo. Navíc kdyby byla při spánku nežravá (asi nevolatilní) dalo by se probouzet fofrem.
No neumím si představit tu dvojrychlosnost...půlka programu by byla v rychlejší ram a druhá v pomalejší? Takže by se stejně muselo čekat na pomalejší? Nebo To nějak Naúrovnují do L1 L2...
Sjednocení rychlosti v případě externích modulů je zatím jediná představitelná varianta.
Myslim, ze riesenim by bolo prave naurovnovat to. V podstate by to bola cache najvysej urovne. Ak by bola rychlost dostatocna, tak by z CPU mohla zmiznut L3.
to už tady bylo dříve, Intel chipset 430TX uměl cachovat pomocí L2 cache jen prvních 64MB paměti, takže při rozšíření na 128MB byla půlka paměti rychlejší než ta druhá...
A proč ne. ti z nás co pamatují doma amiu znají chip ram/fast ram a i na PC je virtual memory na disku (100x pomalší)...
Tak u ARM procesorů je to normální, ne? Ne přímo integrovaná, ale strojově nalisovaná na/do SoC. Tuším, že se to označuje POP. Na SoC je něco jako patice a na výrobní lince se do toho nalisuje paměť podle přání odběratele. Ostatně, kdo dneska rozšiřuje paměť, koupí si stroj, kde to je možné.
Ano, Intel Penwell by měl využívat obdobné řešení Package On Package (POP)
http://www.xbitlabs.com/picture/?src=/images/news/2012-09/intel_atom_pen...
A preco nie? Aj ked sme uz dufali ze 32bit os (hlavne od ms) nebudu stale sa pouzivaju a na mainstream (sekretarka,web etc.) to staci a tym padom staci aj 4GB. A tiez spomenuty mobilny sektor ziskava stale na dolezitosti a tam je tiez zatial 4GB standard a pomaly sa presadzuje 8GB. Predsa len asi mensie mnozstvo uzivatelov rozsiruje pamet a minimum meni procesor. A s intelackou snahou pretlacit ultrabooky, kde sa nebude dat rozumne asi menit nic a ani nic dokupovat by integrovana pamet davala zmysel. No a posledna oblast by mohli byt mobily a snaha intelu tam pretlacit x86.
Tahle myslenka mi dost pripomina komentar znameho k situaci u Androidu: Pro pohodlne pouzivani je dobre mit 1 GB RAM, ovsem telefony krome nekolika vetsinou hodne drahych maji jen 512 MB. Takze zakazniku bud se nech oskubat nebo si kup mizerny vyrobek. Netbooky jsou na tom podobne.
U x86 bych ocekaval, ze vetsina procesoru bude mit 1 maximalne 2 GB a vice budou mit jen ty hodne drahe modely. Bohuzel zijeme ve svete rizenem ekonomy a ne techniky.
A je to tady, já to říkám už několik let. V podstatě je to logický krok, vedení sběrnice je příliš dlouhé a naráží na fyzikální limity.
Mě se to nezdá moc reálné. Sice by to přineslo nárůst výkonu, ale za jakou cenu? Technologie pro výrobu procesoru jsou mnohem složitější a teda dražší než ty pro výrobu paměti. Taková paměť aby vůbec měla smysl by zabírala velkou většinu plochy čipu a tedy by to několikrát prodražilo výrobu procesorů, protože ty by byly podstatně větší a výtěžnost na waffer by radikálně klesla. Možná by se to vyplatilo u nějakých super-high end procesorů, kde se na cenu nehledí, ale tyhle tvoří jenom zanedbatelný zlomek poptávky.
Tak nedělali na jednom kusu křemíku. Šlo by se přes substrát, pozděli přes křemíkový interposter.
Říká vám něco statistická kontrola kvality (SPC/SAC)? Ono to je totiž kupodivu přesně naopak než píšete, výtěžnost na wafer by to zvýšilo a cenu asi i snížilo. A v čem že je ta finta?
Řekněme, že máte u použité technologie (výroby CPU) v průměru 20 vad na wafer. To je statistická hodnota, která se počítá průběžně a je velmi důležitá i pro stanovení cen. Část z těch vad připadá na nedokonalost stavu technologie a časem se jejich počet snižuje, část je neovlivnitelná. Sem spadá přirozená radiace, jako beta rozpad dvaatřicítky křemíku na fosfor, kosmické záření, záchvěvy zemské kůry,... Ale v tento moment prostě máte těch řekněme 20 vad v průměru na každém waferu.
Pokud začnete dělat RAM spolu s CPU a na waferu by (ať se mi to dobře počítá a je to názorné) čtvrtinu plochy zabírala jádra CPU a tři čtvrtiny RAM, tak i pak budete velmi blízko tomu číslu 20 vad na wafer. Ale vady v modulech RAM nevadí, ty jdou ošéfovat, takže se dostanete na pouhých ~5 vad v CPU. Výtěžnost na wafer stoupla tedy 4x (výtěžnost na počet CPU je samozřejmě stále stejná, ale vy jste psal o výtěžnosti na wafer :) (na stejný počet CPU se musí vyrobit 4 wafery x 5 vad/wafer = opět 20 vadných jader)). Plus možná půjde RAM u vadných CPU vyřezat a použít jinde.
Nemyslím, že by to bylo výhodné - čím větší ploch chipu, tím větší pravděpodobnost defektu daného jádra. Viděl jste konstrukci hradlového pole Virtex 7 ?
Zapomínáte na to že se 4x zvětší potřebná plocha na čip a tím i pravděpodobnost vady ()3x v ram stejna chipu.... Takze krome stejne pravdepodobnosti na vadny procesor pribude jeste sance na vadnou ram...
Ja som za. Je to logicky krok v integracii. Prve Pentia mali len L1 cache 16kB a externu L2 na MB.
Odvtedy cache postupne rastie podla aktualnych moznosti a potreby.
Nakoniec ziadnu pridavnu pamet nebude treba ak bude dostatok rychlej RAM pamete priamo na chipe.
až postoupí technologie tak budou do CPU integrovat i SSD ...
Tak tenhle článek mě zase donutil přihlásit se :)))
Ani jsem si nepřečet kdo je autor, ale podle stylu článku mi to hned došlo :)
Ještě pár poznámek k těm co by do chipu nejradši integrovali i SSD a zrušili cache :)
Cache je integrovaná a je malá právě proto aby byla rychlá a rychlostí se co nejvíc blížila rychlosti procesoru (tedy rychlosti čtení z registrů procesoru). Až technologie pokročí a SSD budou stejně rychlé jako současné cache tak cache budou dávno 100x rychlejší.
To tady nikdo nezná obecný pravidlo, že program stráví 90% času prováděním pouze 10% instrukcí?
Ta poslední věta vzhedem k optimalizacím v moderních překladačích už moc neplatí. Byla to premisa, ze které vyšel RISC, ale doba už trochu pokročila.
Ta poslední věta pořád platí a bude platit vždycky. S RISCem to nemá vůbec nic společnýho. Z tý poslední věty vychází hierarchie pamětí (registry, cache, hlavní paměť). RISC je RISC díky platformě, kde se používá (někde kde není potřeba universální procesor s vysokým výkonem - takže buď menší chipy nebo jednoúčelové chipy).
S RISCem to má společného hodně, pokud těch 10% berete podle typu instrukcí. Hierarchie paměti vychází zejména z časové a prostorové lokality. Jestli jste chtěl říct, že většinu práce dělá jen malá část kódu, tak to je taky pravda, ale pokud platí výše zmíněná lokalita, tak to není tak podstatné, nehledě na to, že naprosto drtivá většina paměti je stejně obsazena daty.
T_xy:
Ty pleteš dohromady dvě úplně odlišný věci.
RISC - redukovaná instrukční sada = malý počet instrukcí (typů instrukcí jak tomu říkáš)
CISC - komplexní instrukční sada = velký počet instrukcí (typů instrukcí)
Podle toho co píšeš to vypadá, že si představuješ, že když má CISC třeba 20x víc instrukcí tak už se jich do té cache tolik nevejde protože jsou rozmanitější takže je menší pravděpodobnost, že bys příště v cache našel to co potřebuješ. Naopak RISC jich má míň, takže se jich do cache vejde větší % typů instrukcí.
-> Omyl
Do cache se neukládají typy instrukcí, ale celé instrukce!!!
Představ si, že máš RISC, kde jsou jenom 4 instrukce a CISC, kde jich je miliarda. Myslíš si, že do cache uložíš ty 4 typy instrukcí a máš vystaráno? K čemu by ti taková informace byla? To ví procesor sám o sobě, že umí dekódovat jenom 4 instrucke.
Typ instrukce = operační kód instrukce, což je třeba 8bitů z celé 32b instrukce. To ostatní jsou třeba adresy operandů, adresovací režimy atd atd.
Jak to funguje? Program se skládá z instrukcí. Představ si, že jich ten program má třeba 1000.
Začínáme od začátku
1. instrukce - není v cache, načte se tam (CELÁ, nenačítá se jenom nějaká informace o tom že to je instrukce ADD nebo DIV nebo cokoli). Ve skutečnosti, se ale nenačítá jenom ta jedna instrukce, ale celý blok instrukcí protože je velká pravděpodobnost, že budeš potřebovat i následující instrukci (prostorová lokalita)
2. instrukce - je v cache protože si jí v prvním kroku načet spolu s tou první (jedná se řekněme o instrukci JMP - skok někam do řiti na instrukci n)
n. instrukce - není v cache protože JMPem si skočil někam daleko mimo blok načtený v bodě 1. - načteš zase celý blok z adresy, která může být kilometr daleko
n+1. instrukce - je v cache protože si jí načet s n-tou instrukcí a řekněme, že to je skok na 1.
Fakt, že z 2. instrukce často skáčeš na n-tou instrukci je časová lokalita.
Na těchhle dvou principech stojí cache. Je úplně jedno jestli ty instrukce v těch dvou blokách, který se načetly do cache jsou jenom směska add a div (v případě RISCu) nebo jestli to je pestrá směsice instrukcí, klidně každá jiná (v případě CISCu).
A teď zpátky k tý větě: Program stráví 90% času prováděním pouze 10ti % svých instrukcí.
Tím se nemyslí druhy instrukcí, ale instrukcí jako takových! Takže abych to napsal superjasně - když má program třeba 1000 instrukcí tak se stráví 90% času prováděním třeba instrukcí 1-50 a 850 - 900.
Jinak řečeno ta věta pokrývá hlavně prostorovou lokalitu, ale svým způsobem i tu časovou...
Hmm, a já si dodneška myslel, že koncept PC se ujal právě díky rozšiřitelnosti/variability složení. Takhle budu jen platit za to co nechci, už teď zákazník intelu který staví výkoný herní PC musí platit za grafiku, kterou ovšem nevyužije.
Třeba intel necílí tyto procesory na PC platformu. PC se prodává rok od roku méně vůči ostatním druhům zařízení.
Integruju tam vacsie mnozstvo RAM (32 GB) a ludia si ich budu odomykat, asi ako planovali odomykanie pretaktovania :-)
Jeden z moznych duvodu je vyrobkovy marketing. Vice vyrobku. Dokazu si predstavit treba:
core i3 3000 s 1GB RAM - 4000Kc, i3 3000 s 2GB RAM - 6000Kc, i3 3000 s 4GB RAM - 10000Kc
core i3 3100 s 1GB RAM - 4700Kc, i3 3100 s 2GB RAM - 6700Kc, i3 3100 s 4GB RAM - 10700Kc
atd.
A kazdy rok nove modely!
To bude ficak :-) Holt vyvoj neco stoji :-) Neberte mne moc vazne :-)
Hmmm asi se blíží doba kdy si člověk koupí CPU s integrovanou grafikou, řadičem pamětí, ramkou ....zapojí do něho pevný disk napájecí konektor a má počítač :D Základní desky prokazují málo inovace ...
Nepřipadá mi to jako nic senzačního a překvapivého. Už před rokem jste sami uvedli článek, že AMD pro svá GPU a APU plánuje také vrstvení pamětí.
http://diit.cz/clanek/amd-s-amkor-pracuji-na-grafickem-cipu-budoucnosti
A brzy už budou pomalu všechny CPU vlastně APU.
Vidím tu jeden drobný rozdíl, na který poukážu otázkou: jak často upgradujete paměť grafiky? ;)
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.