Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
no pekny, pekny.. jenom mi prijde jako blbost to info o 16mb l3 na osmiajdrovy ccd.. kdyz ma mit 32 jader, tak ccd budou tezko osmijadrovy, protoze by musely bejt ccd 4 a to to by v amd museli umet kouzlit aby na am5 pouzdro dostali 5 chipletu.. (4x ccd a 1x iod)
nebo kazdy ccd bude mit 8 jader zen5 a 8 jader zen4..
"nebo kazdy ccd bude mit 8 jader zen5 a 8 jader zen4.."
Tak. Akorát, že to spíš bude 8 jader zen5 a 8 jader zen5c/d.
ak plati "Zen 5: +25-30 % IPC", nemoze platit "klesne při využití Zen 4 namísto Zen 5 výkon o 25-30 %" - ak Zen 4 ma vykon X a Zen 5 vykon 1.3 X, ma Zen 4 vykon ~77% Zenu 5, pokles teda o 23% maximalne (pokles o 20% ak je Zen 5 rychlejsi o 25% ako Zen 4)
Nebude třeba Zen 5 schopen i větších taktů při zachování TDP?
hej, mas pravdu, moze byt (a dufajme, ze aj bude)
je otázka ako to dosiahnu
lebo tento nový patent AMD na viac vetiev sérií fech and decode
https://www.youtube.com/watch?v=5xKo0RshOuQ&t=331s
umožňuje "čáry/máry"
napr.
1. CPU schopné spracovať viac inštrukčných sád aka. viac architektúr (x86+ARM+ RISC V, + MIPS,..) na jednej mikroarchitektúre s offline alebo aj online prepínaním- či už cez PCI registre CPU alebo špeciálnu inštrukciu.
2. Mať CPU s dekódovanými všetkým vetvami pri vetvení úlohy. A teda mať nulové bubliny
Toto ale bude vyžadovať mať extrémne množstvo registrov a ich premenovaní asi ideálne v 3D vrstve
Potom ale cache/register musia byť tagované a tým pádom budú buď dostupné dáta so správnej a súčasne nesprávnej predikcie, alebo len so správnej. A tým pádom sú prediktory nanič a chyby využívajúce manipuláciu predikcie sú neúčinné a teda pády výkonu z ochrany pred týmito chybami nefungujú.
LFENCE barrier instruction around loads, indirect branches, and RET instructions. The tests on Kabylake found that the mitigated performance overall was about 22% that of the performance without the LVI mitigations.
Speculative Execution Side Effect Suppression (SESES) and was started for mitigating Load Value Injection but expanded to address other side-channel vulnerabilities like Spectre V1/V4 and others. It offers extra safeguards beyond just LVI mitigation, but in Google's own BoringSSL test (their fork of OpenSSL), the performance came in to a 7% geometric mean of the original performance (not a 7% hit, merely 7% the original performance).
https://www.phoronix.com/scan.php?page=news_item&px=LLVM-SESES-Mitigatin...
No, pokud zároveň nedojde k masivnímu zlevnění procesorů, tak to je jedno. K čemu je Ryzen s 32 jádry za cenu 32 jádrového threadripperu?
Stat jako 32 jadrovy ThR to jiste nebude protoze:
-ThR ma 4/8 pametovych kanalu
-ThR vyuziva drazsi zakladni desky s TDP do 280W
-ThR generace Zen IV a V prinese 96/128 jader
Je tu ale vec jina, A - jestli vubec ThR jako takovy zustane a nezbyde jenom Pro verze, B - jestli Microsoft neco neudela s tim svym schedulerem, zbyde uzivatelum jenom prejit na Linux.
"jestli Microsoft neco neudela s tim svym schedulerem, zbyde uzivatelum jenom prejit na Linux."
Přesně. Ono jsou náznaky toho, že ani 5950X nebylo vydáno kvůli tomu, že z toho windows nedokázalo vytřískat slušný výkon...
Threaripper a PRO varianta se liší víc než jen počtem paměťových kanálů. Tedy 4 a 8, ale taky počtem PCIe linek 64 a 128, navíc se objevila myšlenka že by PRO verze mohly umožňovat i dvě patice. Možná se u EPIC počítá i s variantou 4. patic. Minimálně u superpočítačů by to zjednodušilo konstrukci v takovém případě by možná mohlo dojít i na 8 patic. Jasně jen spekuluji. Ale smysl to dává. To je totiž ta pomyslná špička serverů, kam se zatím AMD nedostala.
Já bych si spíš kladl otázku nad obecnou využitelností 64×HT. To prostě 99% uživatelů nevyužije. Jasně, kdo dělá v Huginu či Blenderu, ten ano. Ale i na kódování 8k videa je to bídné, tolik vláken se nedá využít. Prostě kdyby mi někdo dal milión, ať koupím libovolné PC, tak bych neviděl důvod proč volit 5995WX.
https://www.youtube.com/watch?v=Vk4XFbMrCkY
To, že nie si cieľovka, neznamená, že to nejde využiť. Samoz. že hráč, alebo občasný strihač 4K videa 128 vlákien nevyužije. Pre tých (asi aj pre Teba) je Ryzen 5/7/9.
Ja si myslim ze se "mala" jadra generace Zen IV dockaji sveho nasazeni jenom v mobilnim segmentu, v desktopu to jednoduse vyznam nema, kdyz je totiz architektura prelomova, vyrabena na povedenem/pokrokovem procesu a k tomu se vi ze TDP u novych procesoru AMD ma poskocit az na hodnotu 170W, nevidim vubec problem ukocirovat i 32 jader generace Zen V na AM5 socketu, jiz dnes jde totiz 12 jader provozovat na 65W TDP(Ryzen 9 5900), cili pri 24 jadrech je to 130W a pridejme dalsich 8 jader a vychazi to na 173W(1 jadro cca 5,41W), to vsechno opakuju jiz jde udelat na architekture Zen III, ted si pridejte dalsi generace Zen IV a V, k tomu 5 a nasledne 4nm vyrobni proces, jednoduse a jasne pujde provozovat 32 jaderny procesor generace Zen V na vysokych taktech pri 170W TDP s prehledem.
Ale bude to stačit na Apple M1?
Já vím, že je to řečnická, ale nemůžu si pomoci.... Samozřejmě nebude!
Na ten jo. Ale koho to zajímá. Vždyť tu máme M1 Ultra!
Zen
Zen+: +3 % IPC
Zen 2: +15 % IPC
Zen 3: +19 % IPC
Zen 4: +25 % IPC (neoficiální údaj)
Zen 5: +25-30 % IPC (neoficiální údaj)
ještě tam chybí Excavator - > Zen +40% IPC
https://www.techpowerup.com/img/15-05-06/Capture31.jpg
Skutecny rozdil mezi Excavatorem a prvnim Zen-em byl ve vysledku podle tradic prekvapeni od Lisi Su dokonce 52%:
https://www.cnews.cz/amd-uvedlo-trh-procesory-ryzen-zacaly-predobjednavk...
nechyba, porovnava sa IPC vsetkych Zen mikroarchitektur medzi sebou, pricom startovaciu ciaru tvori Zen1
to ze Zen1 na IPC vacsie o 52% oproti Excavatoru je velmi krasna vec mimo Zen family
to by sme potom mohli ist cez FX, K10, K8, K7, K6, K5 ... a porovnavat IPC
Posílám bludišťáka za to, že se našel někdo, kdo si nepřečetl jen výčet, ale i definici toho, co výčet uvádí.
heh, já umím číst .-) evidentně jste to nepochopili vy dva s Pjetrem, ale v pohodě....
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.