AMD se prozatím daří s každou generací Zenu navyšovat IPC více, než kolik nabídl jeho předchůdce oproti jemu předcházejícímu Zenu. Zatím vše poukazuje na to, že ani se Zen 5 nebude situace jiná. V případě Zen 4 má jít podle dosavadních informací až o 25% posun, u Zen 5 to vypadá na víc než 25 %.

• Zen
• Zen+: +3 % IPC
• Zen 2: +15 % IPC
• Zen 3: +19 % IPC
• Zen 4: +25 % IPC (neoficiální údaj)
• Zen 5: +25-30 % IPC (neoficiální údaj)

Dále platí, že AMD zatím postupuje tak, že po nové architektuře následuje jedna generace (nemluvím o půlgeneracích), která vzniká optimalizací předchozí. Po ní následuje opět nová architektura. AMD se v minulosti vyjádřila, že by mohly být i dvě generace postavené na optimalizaci „velké“ architektury, ale u posledního kroku by už nebyl prostor na tak výrazný nárůst IPC jako při této strategii.

Doposud vydanými „velkými“ architekturami jsou Zen (Zen 2 je optimalizace) a Zen 3 (Zen 4 bude optimalizace). Z toho vyplývá, že Zen 5 je opět zcela nová architektura.

Již v loni (rovněž v dubnu) se objevily informace o tom, že APU postavené na jádrech Zen 5, které ponese označení Strix Point, bude kombinovat jádra Zen 5 a derivát jader Zen 4. Zdá se, že tento přístup nebude vázaný strixně na APU, ale bude využit i v klasických desktopových procesorech. Díky tomu počet jader stoupne ze stávajících maximálně 16 na až 32. Není známo, jestli půjde o kombinaci 16+16, 8+24, 4+28, nebo ještě jiný poměr. Že půjde o kombinaci, už ale má být dáno.

Jádra, která nesou označení Zen 4c, si mají zachovat zvětšenou 1MB L2 cache, ale L3 cache bude poloviční (údajně 16MB na CCD). To by naznačovalo, že CCD desktopového Zen 4c je nadále osmijádrový (pak je ovšem otázkou, jak by konfigurace velkých a malých jader vypadala).

Kombinace velkých a malých jader blízkých architektur může mít čtyři zásadní výhody oproti přístupu Intelu, který s klasickými desktopovými jádry kombinuje zcela odlišné Atomy.

1. Půjde o čipy s blízkým instrukčním setem, takže nebude docházet k situaci jako např. na Lakefield, kdy v důsledku absence AVX2 u Atomů muselo být AVX2 vypnuto i velkému jádro (podobné je to např. s AVX-512 u Alder Lake).
2. Oba Zeny podporují SMT. To znamená, že nenastane dilema při přiřazování vláken v situaci, kdy je každé velké jádro obsazení jedním vláknem a vyvstává otázka, zda je výhodnější další vlákna delegovat nejdříve na (jednovláknové) Atomy nebo na druhá vlákna velkých jader. V některých aplikacích je totiž výhodnější jedno, v některých druhé a bez optimalizace pro každou aplikaci na míru dochází v části případů k méně vhodné. U jader blízkého IPC se SMT je situace jednoznačná (většině aplikací může vyhovovat postup: nejdříve obsadit všechna jádra po jednom vlákně u Zen 5 a poté Zen 4, následně využít druhá vlákná u Zen 5 a poté u Zen 4).
3. Protože je zachována standardní struktura cache, neměly by být latence mezi Zen 5 a Zen 4 odlišné od latencí mezi stejnými jádry u současných Zenů. Atomy naproti tomu mají odlišnou strukturu cache a latence mezi Atomy a velkými jádry v některých aplikacích působí vyšší ztrátu výkonu než vypnutí Atomů (třeba se to ale Intelu povede s Raptor Lake omezit).
4. Při nevhodném vyhodnocení situace ze strany scheduleru a využití menšího jádra v situaci, kdy by bylo žádoucí využít větší, klesne při využití Zen 4 namísto Zen 5 výkon o 25-30 %. V případě využití Atomu namísto jader Golden Cove je při zohlednění IPC a podstatného rozdílu v taktech výkon poloviční, i nižší.

Protože má u Zen 4 dojít oproti Zen 3 k výraznému nárůstu energetické efektivity v situacích silně omezených TDP (ultramobilní procesory), lze spekulovat, zda v mobilním segmentu nebude AMD při běhu na baterii primárně využívat Zen 4(c) a teprve při zapojení do sítě prioritně využívat Zen 5. Ale to je skutečně jen spekulace.

Trochu stranou tématu lze připomenout, že Zen 5 byl připravován pro 3nm proces TSMC, ale podle některých zdrojů někteří zákazníci TSMC u některých produktů upřednostní (nebo zvažují upřednostnit) 4nm proces téhož výrobce, který na tom bude s výtěžností lépe než jisté verze 3nm výroby. Rozdíl mezi procesy netkví ani tak v absolutních hodnotách dosažitelných frekvencí, jako ve spotřebě. Pokud by Zen 5 nevznikl na 3nm procesu, ale 4nm, musel by patrně využívat konzervativnější takty, aby se vešel do TDP limitů.