Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Můžou to použít jako feature proti konkurenci (:
Skylake-X nebude výjimečný jen přepracovanou cache a použitím pasty šedivky, ale i napájením
-nebylo by uz tech kurvítek dost pane Intel-e?
Rozhodne ThreadRipper pac Intel dnes rozmysli jako idiot, fakt nevim nac bude dobre jeste integrovat IVT k 140/165W procesoru, navic zakladni desky pro HEDT sou velke jak kravy, proste dalsi pojebané kurvítko.
Ryzen ale používá taky integrovaný regulátor napětí (dLDO). S tím zápalem proti Intelu by jste to měl trochu mírnit.
Tím se vysvětluje proč je Ryzen tak úsporný a zároveň i to, proč Intel musí regulátor napětí zase integrovat do CPU.
To bych neřekl. Testy procesorů, které měří spotřebu ze socketu, Ryzen oproti Skylake znevýhodnily, protože Ryzenu připočetly regulátor kdežto Skylaku ne. Myslím, že integrovaný regulátor je výhodný pro mobilní segment a možná mini-ITX, ale u velkých jader jako je Skylake-X mi důvody jeho integrace moc jasné nejsou.
U malých jader jsou důvody integrace jasné - zjednodušení základní desky.
A u velkých jader jsou ty důvody ještě jasnější :-) Je to vysvětleno na obrázku z Intelího manálu na konci článku. Pro efektivní řízení spotřeby potřebuje velký CPU několik desítek různých úrovní napětí - pro každé jádro, cache, system agent, řadič pamětí, každý paměťový kanál má taky svoje napětí ... Ovládat z procesoru regulátory na desce, které by poskytovaly všechno tohle by bylo poměrně komplikované a náchylné na různé problémy.
Další důvod plyne z fyziky na střední škole - dostat do procesoru 100W při napětí 1V znamená, že odpor musí být 10 mili Ohmů a to včetně přechodových odporů a odporu vodičů mezi regulátorem a CPU. Integrovaný regulátor umožní snížit proud mezi deskou a CPU, a tím pádem i počet kontaktů na pouzdře procesoru.
No to je všechno pěkné, ale pořád to nevysvětluje, proč to u jedné generace je výhodné, u druhé nevýhodné, pak zase výhodné a tak dál.
"Tím se vysvětluje proč je Ryzen tak úsporný"
No...toť otázka:
"Despite the presence of the dLDOs, the consumers can ignore them completely. This is because in the consumer parts most of the dLDOs (all except some of the minor domains) are permanently placed in a by-pass mode. This means that actual regulators are disabled and all of the voltage regulation takes place on the motherboard, just like on the previous generation CPUs and APUs."
https://forums.anandtech.com/threads/ryzen-strictly-technical.2500572/
No, tak to abys napsal nějaký dopis na vedení Intelu, že jsi to zanalyzoval a výsledkem je, že v technickém zaměstnává samé idioty a měl by je vyhodit. Že sice víš úplné kulové proč to integrovali, ale protože je to podle tvého názoru kravina, tak je to špatně. :-o
Regulátor je spínací tranzistor, obvod, který ho řídí, indukce a kondenzátor, u velkých procesoru vše v x paralelních větvích.
Z toho všeho se do procesoru dá přesunout jen těch několik málo spínacích tranzistoru a jejich řídící obvod. Přičemž tranzistory na velké proudy nejsou nic jiného než velká plocha křemíku. Přijde mi nesmyslné umísťovat takové velké tranzistory na křemík té nejdražší litografie a dělat to z důvodů úspory místa na desce, kde nejvíce zabírají kondenzátory a cívky, které tam jsou tak jako tak.
Zkratka považuji za nesmyslné, aby si Intel zvětšoval plochu procesoru o výkonové spínací tranzistory a myslel si že ztráty na ploše a procesorech mu vykompenzuje zis z těch několik málo desek, které sám vyrobí.
Naopak technicky muže krátká trasa v regulační smyčce přinášet jisté výhody, zvláště při tak brutálně nízkých napětí a velkých proudech.
Technologie je jiz trosku dale a neni problem na kremiku vytvorit i indukcnost dostatecnou pro DC-DC menic. Takze neni problem na kremik integrovat cely menic. Jinak by to byl uplny nesmysl integrovat spinaci tranzistory a civky nechat na desce. To ruseni by bylo docela divoke, kdyby to mezi civkou a FETem slo pres patici:-) Prikladam odkaz na prezentaci intelu z APECu 2010:
http://www.psma.com/sites/default/files/uploads/tech-forums-nanotechnolo...
Z té prezentace je patrná jedna věc, a to fakt, že power cells zabírají cca 1% plochy chipu. I kdy připustíme, že to bude polovina, nižší výkon u běžných CPU + plocha na řezání znamená to například , že 200 CPU s power cells zabírá stejnou plochu jako 201 bez.
Už z toho musí byt patrné, že to Intel nedělá kvůli finančním úsporám při výrobě svých desek. Při ceně za jaké nakupuje externí tranzistory a indukce 1000 indukci a tisíc tranzistoru vyjde levněji než kolik utrží za ten jeden procesor, který by mohl vyrobit navíc.
Další věcí je že on sám vyrobí 1-2 desky na těch 200 procesorů a ostatní vyrábí jíní výrobci, čili pro Intel jde z pohledu uspořím na desce, ale procesor je větší o ztrátovou záležitost a důvody při implementaci jsou jiné než finanční.
Jinak by mě docela zajímalo jak vytváří ony vrstvy ze slitiny železa a niklu , celkem chápu vakuové napařování primárních kovů, ale u slitin je mi to záhadou.
úplně jednoduše, google zná odpověď na všechno
Napařování slitin a sloučenin
• Dochází k disociaci a různým složkám odpovídají
různé vypařovací rychlosti i různé koeficienty
kondenzace na podložce → vznikající vrstva nemá
stechiometrické složení odpovídající složení
výchozího materiálu
• Řešení:
-metoda „flash“ – vypařovaná látka se ve formě
jemných zrníček rovnoměrně sype na vypařovací
element, který je na vysoké teplotě a z něhož se v
těchto malých kvantech daná látka vypaří kvantitativně
-použití dvou nebo více vypařovacích zdrojů, jejichž
teploty se volí tak, aby se dosáhlo požadované
stechiometrie
Problém těchto google mouder je, že člověk s nimi vypadá chytře, ale jen do okamžiku kdy narazí na praxi. To že mohu žhavit železný a niklový drát ve vakuu je sice hezké, ale jsou zde dvě ale.
1. Tloušťka, vakuové napařování je hezká věc na vrstvy v řádu nanometeru, ale pro cívku potřebujete vrstvu, která je silnější než hloubka vniku, pro 15MHz je to kolem 10um čili i pro frekvence kolem 100MHz to bude kolem um a takto silné vrstvy Fe Ni se mají tendenci loupat,
2. Ninimalne u "slitin" s převahou železa jsme se při tomto způsobu vytváření potýkali s další nepříjemností a to momalostí rustu, nešlo jit nad rychlost 1nm za 1,3 sekundy a jelikož mi potřebovali 8um byl to opruz. především opruz, který se pak loupal. Nějak si s těmito časy neumim představit velkovýrobu v milionech ks
Tak to je husty. Nedelaji se takove spinane zdroje jako standalone chipy? Pri cca 5-20A ty klasicke spinane zdroje vyzaduji obrovske indukcnosti a filtrace... tohle by byl krasne maly chip, treba jako WLCSP bga :)
Výkonové prvky na CPU nikdy nebyly a nebudou. Ty zůstanou tam, kde jsou. Jedná se jen o PWM měniče a budící obvody pro kaskády MOSFETů. I tyto obvody se zahřívají (mají zespodu měděnou plošku, připájenou k pl. spoji.
Hmm, už jsem si zvyknul, že co Intel to špatná zpráva - jedna vybarvenější než druhá. Hned po aktivitách ISIL, Ruska a migračních vlnách...
Na tom obrazku su nejako tie kondiky OST v dobrom stave, zaujimave :-0
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.