Diit.cz - Novinky a informace o hardware, software a internetu

Diskuse k Proč má Skylake-X 4× větší L2 cache než Skylake bez X?

Fíha, tak už aj Intel musí optimalizovať to svoje optimalizované a dávno dokonalé ?

Keď sa ešte dozviem že fyzika plati aj pre Intel a že atómy/molekuly sa kvôli Intelu už nezmenšia, tak to už sa úplne pos*rem. Vždy som si myslel že Intel je božská výnimka, keďže má tak božsky dononalé výrobky.

+1
-2
-1
Je komentář přínosný?
Obrázek uživatele shipo

Velikosti měli optimalizované pro čtyřjádra, teď zase optimalizují přístupy do L3 pro 14-jádrovej Xeon.

+1
-1
-1
Je komentář přínosný?

xeony existuju aj 16-18-20-22-24-jadrove tak netusim o com splietas, to doteraz jakoze nepotrebovali?

+1
+2
-1
Je komentář přínosný?

Ne že by to dosud nepotřebovali, spíš jde o to, že podíl prodaných 8mi a vícejádrových CPU vzrostl natolik, že je prostě lepší optimalizovat pro ně.

+1
+2
-1
Je komentář přínosný?

A teď hovoříte přesně o čem? Zní to, jako byste mluvil o softwaru, ale pokud je řeč o cache, tak ta bude na X-vláknovém procesoru optimalizována pro X-vláknový procesor a to nezávisí na jeho tržním podílu: nebudete dělat suboptimální 16C čip jen proto, že se ho prodá méně než 4C čipů, protože oba jsou samostatné návrhy. Čili ta zmínka o podílu nedává smysl, pokud nehovoříte třeba o softwaru.

+1
0
-1
Je komentář přínosný?

Jak Intel tak AMD v rámci jedné architektury používají stejná jádra na fšecko, různé modely CPU se liší počtem jader, přítomností integrované grafiky... Samotná jádra sou ale furt stejná. Návrh a odladění samotného jádra je při vývoji nové architektury zřejmě to nejsložitější, proto se nevyplatí mít zvláštní verzi jádra pro desktopy a servery.

+1
0
-1
Je komentář přínosný?

Jádra samotná jsou sice stejná, ale vzhledem k připojení jejich různého počtu k různému počtu řadičů paměti má smysl například konfigurovat velikost a jiné parametry cache právě s ohledem na to, jestli jsou na čipu ta jádra čtyři nebo jestli jich je tam třeba dvacet. A vzhledem k tomu, že maska pro čtyřjádrový a osmnáctijádrový Skylake bude fyzicky jiná (přestože v oblasti jádra samotného se tvarově vůbec nemusí změnit!), není nezbytně nutné pro oba použít stejnou velikost L2 cache, protože stejně nemůžete zrecyklovat fyzickou čtyřjádrovou masku pro osmnáctijádrovou verzi. Jediné, čeho si jádro všimne, je odlišné hit/miss ratio, ale na to je už stejně zvyklé (hit/miss ratio se bude přirozeně měnit v závislosti na kódu aplikace a vstupních datech) a na všechna data korektně čeká, takže jádro měnit nemusíte.

+1
0
-1
Je komentář přínosný?

Otazka zmysel ma a zopakujem ju: Intel ma uz nejaky ten piatok na trhu 14-16-18-22-24-jadrove Xeony (netusim ci Skylake revision ci Haswell revision ci IvyB alebo ktora revizion), ale otazka ostava: A TIE MULTUJADROVE XEONY TO DOTERAZ NEPOTREBOVALI ????????????????

+1
+1
-1
Je komentář přínosný?

Omlouvám se, mé didaktické schopnosti evidentně nejsou dostatečné proto, abych to vysvětlil natolik srozumitelně, aby to bylo pochopitelné i Vám :-( .

Ale zkusím to ještě jednou, snad se zadaří.

Architektura CPU je jeden velký kompromis. S 256kB je CPU optimalizováno pro menší jádra, 1MB L2 svědčí více velkým jádrům, to znamená (procenta tipuju jen tak od boku)
4jádro s 1 MB bude v průměru o 1% pomalejší než s 256kB - kvůli díky vyšším latencím L2 a L3.
8jádro s 1 MB bude v průměru o 1% rychlejší než s 256kB
16jádro s 1 MB bude v průměru o 5% rychlejší než s 256kB
atd.

Takže Multijádrové Xeony nepotřebovaly 1MB L2, ale když ji mít budou, prospěje jim to. Desktopová 2 a 4jádra maj smůlu :-( , stejně se CPU v desktopech 99% času fláká, s 1MB L2 se bude flákat o zlomeček procenta méně.

+1
0
-1
Je komentář přínosný?

Mas pravdu ale nepochopil si/ alebo nechcel :-) otazku spravna odpoved je: pretoze to nemusel riesit, "nebola konkurencia", blabla .... takze, toto chcel Pjetro pocut ....

+1
0
-1
Je komentář přínosný?

"teď zase optimalizují přístupy do L3 pro 14-jádrovej Xeon."

Přeloženo do češtiny, CCXifikují tím xeoní návrh. (Protože se zmenšováním L3 a zvětšováním nesdílené L2 se dostáváte do podobné situace, totiž že daná datová položka bude s menší pravděpodobností dostupná v přímo připojené sdílené cache a nikoli "o kus dál" - v sousední L3 v případě Ryzenu, v sousední L2 v případě Core, ale efekt je stejný. Což ale není možná tak úplně na závadu, protože programátoři aspoň nebudou při cache-aware návrzích softwaru muset brát v úvahu dva zásadně odlišné světy a jeden kus kódu bude mít podobnější výkonnostní charakteristiky na obou.)

+1
0
-1
Je komentář přínosný?

alebo druhy dovod, kedze tieto procesory budu podporovat AVX512, ktore ma 32 512bit registrov (2kB dat), tak aby mohlo byt v cache dostatok dat na vyuzitie tychto registrov a procesor zbytocne necakal, tak zvysili L2.

+1
+3
-1
Je komentář přínosný?

Cache je o dva řády složitější problém, než se zdá. Třeba implementace cache coherency, zvláště pak ve vícejádrovém systému vůbec není jednoduchá a může mít dopad na výkon i desítkách procent. Do jisté míry je možná toto optimalizovat i v HW (architekturu jádra velkých os a moderní x86 ale tak hluboce neznám, nevím, jak se to řeší).

+1
+1
-1
Je komentář přínosný?

Ja mam dotaz na Zen. V clanku se pise, ze RyZen je vytvoren ze dvou samostatnych stavebnich jednotek, coz si predstavuju jako dva procesory slozene dohromady. Dale se pise, ze RyZen je jeden osmijadrovy procesor a TRipper dva procesory slozene do jednoho. Z toho mi ale nejak tak vyplyva, ze RyZen jsou teda dve ctyrjadra v jednom a TRipper jsou dvakrat dve ctyrjadra v jednom. Zatimco teda 18jadrovy monolit od Intelu mi prijde setsakra rozdilna zalezitost.

+1
-1
-1
Je komentář přínosný?
Obrázek uživatele He3lix

Přečti si ten článek

+1
-1
-1
Je komentář přínosný?

Ja to cetl a vychazi mi to tak jak pisu, proto se pro jistotu ptam.

+1
0
-1
Je komentář přínosný?

tak stale problem s porozumenim psanemu textu .. .

RyZen je je 1 kus kremiku na kterem jsou 2 CCX ( oba po ctyrech jadrech ) .. rzodeleni na dva clustery zjednodusuje v nekterych smerech navrh a tvorbu min jadrovych cipu z tohot

ThreadRipper jsou 2 kusy kremiku a Epyc bude az 4 kusy kremiku

+1
+1
-1
Je komentář přínosný?

> RyZen je je 1 kus kremiku

Omyl, jsou to dva kusy kremiku. Je to jasne videt na delid fotkach. Trebars https://eteknix-eteknixltd.netdna-ssl.com/wp-content/uploads/2017/03/AMD...

Kdyby to bylo jen navrhem rozdeleno, tak tam nemaji tu brutalni diru v strede..

+1
-11
-1
Je komentář přínosný?
Obrázek uživatele no-X

Jde o jeden kus křemíku. Co je vidět na fotce, jsou dva natavené čtvercové polštářky pájky, která spojuje křemík s IHS.

+1
+13
-1
Je komentář přínosný?

Jo.. vypada to tak na prvni pohled, ale staci dat do google images "ryzen die" a uvidite obrazek podlouheho cipu.. s 2x 4 jadry.

+1
+5
-1
Je komentář přínosný?

8C16T Ryzen je DIE MONOLYT, opakujem MONOLYT.
Lepsi obrazok o monolyte si urobis z videa: https://youtu.be/wz_-Q5QzRqg?t=289 v tom case 289s
uvedena zdanliva "priecka" vznikla len tovarnym nanasanim india medzi die a ihs cpu, lebo die je veelmi obdlznikove...

Monolyt robi AMD maximalne do 8C16T, vsetko do 16C32T (t.j. TrhacVlakien) je uz zlepenec dvoch die a 32C64T Napples je dokonca zlepenec styroch 8C16T die.

NAPOVEDA: Rezeň do 8C16T je 1 (slovom JEDEN) ten obdlznik (die monolyt), TrhacVlakien do 16C32T su 2 (slovom DVA) tie obdlzniky a Napples do 32C64T su 4 (slovom štyri) tie oblzniky.
--------------------------------
https://goo.gl/BvLAuj
--------------------------------
No a jeden 8C16T FYZICKÝ DIE MONOOLYT má LOGICKÉ usporiadanie ako 2ks 4C8T CCX bloky.

Aby som to ešte upresnil, ThreadRippery budu VZDY VZDY 2 ks. 8-jadrove kusky kremika, t.j. ako:

prvy obdlznikovy monolyt kremika (logicky vnutri cipu ako 2x ks. 4-jadrove CCX) +
druhy obdlznikovy monilyt kremika (logicky vnutri cipu ako 2x ks. 4-jadrove CCX)

a to kokretne takto:
16-jadrak bude mat total full konfiguraciu (4+4)+(4+4)
14-jadrak bude VZDY rieseny takto (4+3)+(4+3)
12-jadrak bude VZDY rieseny takto (3+3)+(3+3)
10-jadrak bude VZDY rieseny takto (3+2)+(3+2)
(zatvorky predstavuju JEDEN OBDLZNIKOVY MONOLYT)

Teda NEBUDE existovat napr. 10-jadrovy ThreadRipper ako napr. (4+4)+(2+0), t..j ze prvy cip by bol defacto uplne funkcny 8C16T Ryzen R7.

+1
-1
-1
Je komentář přínosný?

monoLYT = ROZpouští jednotu = VÍCE částí. :D

+1
+1
-1
Je komentář přínosný?

Chyba je v tom, že CCX není samostatné čtyřjaderné CPU, ale stavební prvek, ze kterého CPU vznikne. Předpokládám, že kdybys CCX vydloubl, nemohl bys jej samostatně používat, páč by mu chyběla elektronika okolo.

+1
+4
-1
Je komentář přínosný?

No ctu si to, a vidim:

> Ryzen ThreadRipperu ze dvou - je jeho projevem. Osmijádrový čip Zeppelin, základ Ryzenu

Autor clanku trochu micha nazvy Ryzen a ThreadRipper. Zeppelin - zaklad TR - je osmijadro. Tj bezny Ryzen pro plebs je 1 az 2 slepene ctyrjadra, TR (= AMD HEDT) bude 2 slepene osmijadra (v konfiguracich od 10 do 16 aktivnich jader) a v serverech budou 4 slepene osmijadra.

+1
-2
-1
Je komentář přínosný?
Obrázek uživatele no-X

Nic nemíchám, je to přesně, jak jsem uvedl. Oficiální názvy čipů jsou Ryzen (3/5/7) [= jeden Zeppelin] a Ryzen ThreadRipper [= dva Zeppeliny]. Nic jako nativně čtyřjádrový Ryzen dosud neexistuje, vše vzniká z osmijádrových Zeppelinů.

+1
+4
-1
Je komentář přínosný?

A teda ty RyZeny co budou ctyrjadra, tak to je jedno dvakrat ctyrjadro CCX Zeppelin s nekteryma jadrama deaktivovanyma?

+1
+1
-1
Je komentář přínosný?

Ano, a vypnute budou symetricky, treba z kazdeho CCX pojednou 2 jadra (kvuli teplotnimu rozlozeni). Pocitam, ze se casem najde nejaky zpusob jak ty jadra nebo L3 znova aktivovat :)

+1
+1
-1
Je komentář přínosný?

Dnešní Ryzeny R5 4 jádra jsou původní osmijádra s deaktivovanými polovinami z každého modulu.
Jaké budou Ryzeny R3 se zatím neví, Ryzeny APU budou jeden 4jádrový modul + GPU.

+1
+2
-1
Je komentář přínosný?

Obou vam dekuji za odpovedi.

+1
+1
-1
Je komentář přínosný?
Obrázek uživatele no-X

Existovaly také zvěsti, že AMD později vydá i nativní čtyřjádro bez grafiky, tedy jeden CCX, ale dosud to není ničím podložené. Vzhledem k tomu, že mají s osmijádrem (Zeppelin) vysokou výtěžnost, to asi nebude priorita a možná ten plán nebude realizovaný. I bez tohoto nativního čtyřjádra může AMD vyrábět čtyřjádrové modely třemi způsoby:

- CPU Zeppelin s vypnutými dvěma jádry z každé CCX
- CPU Zeppelin s jedním deaktivovaným CCX
- CPU Raven Ridge s deaktivovanou grafikou

+1
+1
-1
Je komentář přínosný?

?????

" no-X | před 5 měsíci
Obrázek uživatele no-X

Pokud ten produkt skutečně plánují vydat a chtějí z toho udělat masově prodávanou věc, pak mi APU s vypnutou grafikou moc smysl nedává. Máme tu dvě možnosti:

- vyrábět nativní čtyřjádro s náklady X, prodávat ho za cenu Y
- vyrábět čtyřjádrové APU s náklady 2X, vypnout mu grafiku, prodat za cenu Y

Na druhé možnost buďto nevydělají, nebo nebude mít tak příznivou prodejní cenu, aby se prodávala ve velkém."

EDIT: http://diit.cz/clanek/quadcore-ryzen/diskuse#comment-971982

+1
0
-1
Je komentář přínosný?
Obrázek uživatele Tralalák

Ono to je totižto od niektorých redaktorov (rešeršistov) založené na selektívnej pamäti.
Kedysi totižto technologický innovátor AMD (Pokročilé mikro zariadenia) predstavoval natívne - monolity vs Intel Pentium D, prípadne Core2 Quad (VIA QuadCore U,L Series 40nm) pričom paradoxne dnes sa stretávame s návrhom procesoru, ktorý používa MONOLOTICKÝ ZLEPENEC dvoch CCX modulov pri ich vzájomnej komunikácii "Infinity Fabric" a to ešte v riešení MCM (Multi Chip Module)... Stačí si dohľadať dobové články z tej doby.
Teraz ich Milášek je to isté pričom podľa mňa sú nenatívne monolitické zlepence a ešte Multi-Chip-Module (MCM) riešení stará dobrá osvedčená metóda v daných ekonomických podmienkach, ale naozaj sa bavím ako niektorí otáčajú o 360 stupňou (kam vietor tam plášť) resp. s Burianovským: „Jen se toč ty korouhvičko, pěkně po větru!“...

Proste marketing vsadil pre tých neskôr narodených na pojem CCX modul pod ktorým sa skrývajú štyri jadrá s nezdielanou L2 cache pre každé jadro a jednej zdielanej L3 cache tj. každé jadro má prístup do celej kapacity L3 cache.
A keďže 8-Core Ryzen 7 je zložený (spojený - zlepený) z dvoch takýchto 4-Core modulou (2x CCX) => do L3 cache druhého 4-core (CCX modulu) tieto jadra nevidia a musia si data z nej vyžiadať a presunúť k sobe skrz zbernicu (nazvanú ako infinity fabric) podobne ako v multiprocesorovém systéme.
Na základe uvedeného je to klasický nenatívny monolit tudíž slangovo: ZLEPENEC (príklady z histórie máme dosť a to aj v MCM prevedení).

Oni pod vedením Kellera naozaj nemuseli objavovať "Ameriku" tak ako sa to snažili pri Bulldozere, ale oprášili osvedčenú DNA nielen svojich predchádzajúcich microarchitektúr a namiešli tú alchýmiju na 14nm litografiu pri ekonomických podmienkach spoločnosti:

Pretože niekedy je naozaj menej viac: ZLEPENEC + MCM = 2x die ThreadRipper / 4x die EPYC.

A vyšlo to!

P.S. samozrejme súhlas, že 18jadrovy monolit od Intelu mi prijde setsakra rozdilna zalezitost!

+1
+4
-1
Je komentář přínosný?

Dekuju. Je to teda presne jak jsem myslel, akorat ja to tak technicky nedovedu rozebrat, moc dik.

Jinak samozrejme proc ne, ono v podstate asi neni duvod, aby to nefungovalo a pokud to bude vyrazne levnejsi nez Intely, tak to muze mit uspech. Osobne na ceny TRipperu dost cekam, asi ne ze bych hned kupoval, ale prave v cenach muze byt ta zasadni vyhoda pro AMD, uvidime.

+1
+1
-1
Je komentář přínosný?

Neni to tak jak sis myslel.

CCX modul je mala cast CPU. Jedna se jen o vypocentni jadra. Zadne IO, zadna L3, nic dalsiho. Jen logika tech 4 jaderek (drive oznacovanych jako ALU, ted uz to neni presne oznaceni).

2 samostatne nefunkcni CCX + obvody kolem = 1 fukncni Zeppelin jadro.

Proto taky ThreadRipper a Epyc budou mit vice kanalu pameti, nez jen klasicky Ryzen.

PS: Podobne si to predstav u nVidie. Pascal ma 20 SM. Ktere samy o sobe nic nezmuzou, scenu nevykresli, jen pocitaji. Tech 20 SM obsahuje kazde 128 Cuda Core. Take nereknes, ze Pascal je slepenec 20 cipu.

+1
-1
-1
Je komentář přínosný?

Ty si pleteš ALU - aritmeticko logickou jednotku, coby součást procesoru s jedním jádrem, jádro procesoru obsahuje zpravidla několi ALU. ty vykonávají jednoduché celočíselné operace, logické, bitové, Word a podobne, dále je zde několik vektorových ty zpracovávají velké objemy matematických dat včetně operací v plovoucí řádové čárce, dále LOAD-STORE jednotky, stovky registrů, dekodéry mikroinstrukcí, prediktory větvení a další důležité části, plus CACHE L1 a L2 s tím že L3 je různým způsobem organizované dle určení procesoru.

+1
+3
-1
Je komentář přínosný?

ALU si nepletu.

Ale tedka koukam, ze jsem se sekl v tom CCX, protoze obsahuje i L3 cache.
Stale tedy ale je CCX sam o sobe nepouzitelny, protoze nema zadne napojeni na IO. Tudiz stale nejde rict, ze Zeppelin je slepenec dvou CCX.

+1
-1
-1
Je komentář přínosný?

CCX != ALU

Počet jader v CCX = 4

1 CPU jádro = 4 ALU

CCX = 4 CPU jádra = 16 ALU

+1
-2
-1
Je komentář přínosný?

ALU je malá součást jádra, není to jádro, raději se k tomu ani nevyjadřuj.

+1
+2
-1
Je komentář přínosný?

Nikde jsem nepsal, ze CCX=ALU :)

+1
0
-1
Je komentář přínosný?

Tak potom nepiš, že CCX je jen malá část, je to dost zmatené

+1
0
-1
Je komentář přínosný?

Sak jsem se omluvil, ze jsem mylne veril, ze L3 neni soucasti CCX. To by potom byla mensi cast, protoze ta L3, radic pameti, a zbytek SB by udelali vice, nez jen ciste vypocetni jadro.

+1
0
-1
Je komentář přínosný?

"CCX modul je mala cast CPU. Jedna se jen o vypocentni jadra. Zadne IO, zadna L3, nic dalsiho. Jen logika tech 4 jaderek (drive oznacovanych jako ALU, ted uz to neni presne oznaceni)"

https://www.techpowerup.com/img/16-08-23/100b.jpg

http://images.anandtech.com/doci/11202/A04%20-%20Die%20Shot.jpg

+1
0
-1
Je komentář přínosný?

No a podivej se, kolik z toho je L3. Ja jsem se mylne domnival, ze L3 je mimo CCX. Coz by pak to moje tvzeni byla pravda. Takhle s L3 je to nejakych 50% plochy, coz teda mala cast neni :)

+1
0
-1
Je komentář přínosný?

> 18jadrovy monolit od Intelu mi prijde setsakra rozdilna zalezitost!

A co vam na nem prijde tak zasadne rozdilneho ?

+1
0
-1
Je komentář přínosný?

a co takove 28 jadro, coz? :) to je panecku ficak ...

jinak ad trosicku vise 2x cluster na jadre ryzenu, zajimave to jde videt i v pripade latenci z jadra do jadra viz zde https://www.pcper.com/reviews/Processors/AMD-Ryzen-and-Windows-10-Schedu...

+1
0
-1
Je komentář přínosný?

Drobý rozdiel medzi Pentiom D a ZENom je asi to, že Pentium D sú dva procesory komunikujúce cez dosku (teda FSB), a ZEN komunikuje cez na ten účel navrhnutú zbernicu.

A inak prečo sa tu šíri že Intel má monolitickú L3? NEMÁ! Monolytická L3 je akurát v SPARC M7.

Stačí sa pozrieť na fotku jadra:

http://images.anandtech.com/doci/11464/intel_core_x-series_processor_fam...

Vidí tam snáď niekto súvislý blok cache? Asi nie keďže tam nieje. :D

Intel to má riešené presne ako AMD. Akurát namiesto rozsekania po 8MB pre každú štvoricu jadier majú 2,5 (1,375) pri každom jadre. A namiesto komunikácie skrz infinity fabric komunikujú cez ring bus (ktorý má prekvapivo tiež svoju priepustnosť a latenciu).

Monolitická je v oboch prípadoch len logicky, fyzicky sú obe distribuované a v oboch prípadoch keď dôjde miesto v tom základnom bloku sa musia posielať requesty do ďalších blokov.

A k tej technickej nadradenosti... Dôkazom toho je asi GV100. Alebo 20nm Xilinx Ultrascale (ktorý nedorovnajú ani 14nm Altery ...3 roky od vydania Xilinxu). Alebo 32C 4GHz procesor s 10 miliardami tranzistorov, síce so strašným TDP ale Intel ho nedorovná ani 4 roky po vydaní.

+1
+2
-1
Je komentář přínosný?

Tohle co píšeš je kravina. Intel má cross L3 blok ringbus až u větších die (u haswellu-E nad 8 jader, u BW nad 10, u Skylake to bude nad 12), a onen ringbus je tam proto aby spojoval ony L3 do jedné monolytické aby jí mohl CPU používat jako monolytickou a aplikace z ní benefitovaly. To je pravej opak toho co má AMD kde je L3 dělená a naopak to aplikace penalizuje jako u multiCPU numa systémů. Infinite fabric neni žádná sběrnice pro propojování cache, je pro propojování CPU u multiCPU systémů.

+1
0
-1
Je komentář přínosný?
Obrázek uživatele no-X

„Infinite fabric neni žádná sběrnice pro propojování cache, je pro propojování CPU u multiCPU systémů.“

Toto není pravda.

+1
0
-1
Je komentář přínosný?

Toto je pravda protože se tam používá, spojuje CCX bloky u Ryzenu, více dye u multidie velkejch nadcházejících Zenů, a v epycu i více CPU. Zatím se používá jak nástupce HT, propojuje čipy, je to interconnect, ne že by sjednocovala cache.

+1
+2
-1
Je komentář přínosný?
+1
+1
-1
Je komentář přínosný?

Pings within the same physical core come out to 26 ns, and pings to adjacent physical cores are in the 42 ns range (lower than Intel, which is good), but that is not the whole story. Ryzen subdivides by what is called a "Core Complex", or CCX for short. Each CCX contains four physical Zen cores and they communicate through what AMD calls Infinity Fabric. That piece of information should click with the above chart, as it appears hopping across CCX's costs another 100 ns of latency, bringing the total to 142 ns for those cases.

+1
-1
-1
Je komentář přínosný?

Vymýšľaš si, odporúčam si pozrieť staršie prezentácie od ľudí z Intelu. Niekedy z doby Nehalemov, Westmere a pod... Je tam presne tá organizácia. Ten ringbus ďalej slúži aj k pripájaniu RAM, PCIe a ostatných periférií. Obsahuje ho každý Intel nie len tie viacringové.

http://images.anandtech.com/reviews/cpu/intel/sandybridge/arch/ringbus.jpg

Taká otázka, čo iné ako cache sa má medzi CPU prepájať? A medzi jadrami... lol

+1
-1
-1
Je komentář přínosný?

Důvod odlišné konfigurace cache je ten, že tyto procesory vychází z xeonů, jiste víte, že Intel uvetl 3 řady. Navíc tyto nižší modely sice AVX-512 umět budou ale jen poloviční rychlostí, až vyšší až 18. jádrové modely je budou umět plnou rychlostí. Nic víc v tom není.

+1
0
-1
Je komentář přínosný?

Necht provedl Intel zmenou jakoukoliv(18 jader, jeden monolit, 1MB L2), zabil to u nove tridy HEDT nepajenim jader k IHS.

Jestli skutecne budou i 140/165W Skylake-X procesory k IHS nepajene, jenom potrene lacinou smejdovou pastou ktera dela ze sakramentske problemy u Core i7 - 7700K coz je ctyrjaderny cip oproti vosmnactjadernemu, nech si bud Intel nasere a nebo necht uvede tychle vicejaderne procesory radsi bez IHS, udela sakra lepe, vzdyt to tak ci tak bude monolit/chladic primo dosedne.

+1
+1
-1
Je komentář přínosný?

S tím můžu jedině souhlasit, ale je tu jiný problém, je zde jistá setrvačnost trhu a kromě toho AMD nemůže vyrábět tolik procesorů, aby to stačilo pro podnikový trh. A běžný zákazník nakupuje podle toho, co řekne kamarád nebo obchodník. A AMD má pošramocenou pověst, nadšenců do počíttačů, co tomu rozumí zase tolik není. Plno lidí na PC nehraje a stačí jim konzole nebo telefon. Stačí srovnat prodeje PS4 a PS4 Pro, - proč je asi Sony tají... Lidé jsou ovce, ale nadruhou stranu DELL začal stavět herní mašiny na AMD hardwaru, to by mohlo trochu pomoci.

+1
+1
-1
Je komentář přínosný?

V tomto momente

>Některé články dále řeší inkluzivitu / exkluzivitu,

"
AMD K8 (Athlon 64)
Configuration
AMD Athlon 64 X2 3800+ (90 nm) 2000 MHz + dual DDR-400 PC-3200 3-3-3-8-11-16-2T

L1 Data cache = 64 KB. 64 B/line, 2-WAY. (Write-Allocate), 8 Banks, Exclusive with L2 cache. "
http://www.7-cpu.com/cpu/K8.html

April 22

Advanced Micro Devices releases the Opteron processor. It features 32-bit and 64-bit instruction operation, without requiring 32-bit code to be re-written. [1559] (April 21 [1695.20]) (March [2321.34])

September 23

In San Francisco, California, Advanced Micro Devices launches the 64-bit Athlon 64 processor. The 2.2
http://processortimeline.info/proc2003.htm

>Začněme ale trošku jinde. Minulý týden David naťukl, že Intel bude vyrábět Skylake-X jako
>monolitické jádro, což spojoval s technologickou nadřazeností Intelu (pokud si to špatně
>nevykládám - pokud si to vykládám špatně, uvede to jistě na pravou míru v blogovém příspěvku ;
> Intel zajisté v mnoha ohledech technologický náskok má,

Teda rozhodne nemá Intel nások v súvislosti s inclusive cache design.. Leda ak -14(mínus štrnásť) rokov

Môžeme čakať Phenom Like bug

http://www.dailytech.com/Understanding++AMDs+TLB+Processor+Bug/article99...
http://www.legitreviews.com/amd-phenom-tlb-patch-benchmarked-and-explain...

+1
-1
-1
Je komentář přínosný?

Já myslím, že vzhledem k ekonomické situaci AMD (nejdřív špinavé praktiky Intelu v době Pentia 4 a Pentia D a následnými špatnými rozhodnutími AMD) je zázrak, že AMD dokáže Intelu konkurovat a je to ukázka toho, že v Intelu usnuli na vavřínech a s Threadryperrem moc lidí nepočítalo. Konkurence byla třeba, teď je na tahu Intel. Navíc je tu vysoká výtěžnost modulů u AMD, podle mne velmi šťastné rozhodnutí.

+1
0
-1
Je komentář přínosný?
Obrázek uživatele Dreit

> hypotetické šestnáctijádro složené například z jader Core i7-7700K, by neslo čtyři integrované grafiky

Třeba by na tom konečně hrálo něco víc, než jen filmy :)

+1
0
-1
Je komentář přínosný?

Pro psaní komentářů se, prosím, přihlaste nebo registrujte.