Současné planární tranzistory kvůli velikosti (nebo spíše malosti) se dostávají na kritickou hranici, kdy mezi elektrody source a drain i ve vypnutém stavu začíná procházet nežádoucí proud, což výrazně snižuje spolehlivost vyráběných obvodů. Aby se tomu předešlo, došlo na zkoumání 3D tranzistorů včetně nanotranzistorů, které by se měly stát další generací. Nanotranzistory mohou tento nežádoucí proud potlačit a dosáhnout tak dalšího pokroku v miniaturizaci, protože tenký nanokanál je efektivně ovládán řídící elektrodou gate, která jej obklopuje. Parazitní odpor zvláště pod ní však snižoval úroveň dosahovaného proudu.

Tento nedostatek se nyní výzkumníkům v Toshibě podařilo vyřešit zmenšením stěny gate z 30 na 10 nm. Nízkého odporu dosáhli epitaxním narůstáním křemíku na source/drain s tenkou stěnou gate, která umožňuje dosáhnout o 40 % vyššího proudu a dalších 25 % Toshiba získala částečnou změnou orientace nanovedení. V otevřeném stavu dosáhla zmiňovaný 1 mA/µm, v zavřeném 100nA/µm.

Na obrázcích pak vidíte schéma a na fotografiích porovnání tohoto nového a předchozí technologií vyrobeného nanotranzistoru.

Možná mezi vámi budou tací, co si vybaví, že o něčem podobném v roce 2006 hovořil Intel, když informoval o technologiích, kterými bude v budoucnu vyrábět své procesory.