Copyright © 1998-2025 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2025 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Par postrehov.
A) Frekvencie. V rozmedzi rokov 1993-2003 stupla frekvencia post-80486 CPU cca 50-60-nasobne ! Z ubobych 60 a 66,6 MHz prvych Pentii I (neskor 75,90,100,120,133,150,166,200) az na 3800 MHz P4 Prescott 2M. Ak by to malo takto pokracovat, v 2013 sme mali mat 200 GHz CPU a teraz v 2019 mali prave vyjst prve 2 THz procaky. GHz vojna skoncila pred 1,5 dekadou ! Je divne ked to niekto este nepostrehol. Vtedy sme boli v rozmedzi 3-4 GHz a za 15 rokov sme sa kozmeticky posunuli na interval 4-5 GHz ale ako pisem vyssie, davno sme mali byt v intervale 1-2 THz. Ale fyzika je svina.
B) "Nic však nebrání růstu IPC". No o tom by sa dalo polemizovat. Pokial bude architektura zalozena na dnesnom koncepte, no tak asi brani. Objavuju sa nazory ze nie je mozne vascie IPC ako 5 a posledne roky sa pohybujeme okolo 4,5 ci mierne nad. Potom tomu fakt nerozumiem co brani vydat 1-jadierkovy 1-vlakienkovy x86 CPU na 100 MHz s IPC vykonom ako jedno jadro Ci9 9900K na 5,5 GHz. No asi tomu nieco brani. Architektura zalozena na dnesnom koncepte? Optimalizacia? Matematika? Fyzika? Elementarna logika? Pozor, IPC je tak kontrovernzny pojem, ze ho kazdy chape inak, pretoze ide o to AKO, KDE a AKE instrukcie sa to maju za jeden takt spracovat. Preto IPC moze byt pokojne od 1 po 32 ci viac (SIMD) a ked bude AVX1024 tak este viac. Ini ho chapu inak a IPC za posl. 1/2 storocie stuplo ani nie 5-nasobne. Od 1 sa blizi k 5:
https://bit.ly/2Uk2pKS
https://bit.ly/2U5hDhY
(kedze v pipeline moze byt kazda instrukcia iba v jednom z 5 stavov)
C) Zvysovanie poctu x86 jadier tiez narazi na hranicu. Zrejme nebudeme mat 512-768 ci 1024- alebo 1536 ci 2048-jadrove 1 nm CPU v roku 2039. Hranica sa uz crta.
Naprosto souhlasím. Frekvence už dávno prakticky neroste. Poslední velký IPC skok předvedl před dvěma lety Zen, který de fakto dohnal Intel a nevěřím, že se komukoli dalšímu podaří k takovému skoku ještě přiblížit. Zcela jiná "zázračná" architektura? Naposledy to zkoušel ve velkém Intel s Itaniem a jak to dopadlo. Ani ARM se už neposouvá tak rychle kupředu jako dřív. Takže zvyšování jader bude ještě nějakou dobu jediným lákadlem, které nové výrobní procesy umožní, ale i u dobře paralelizovatelných úloh bude stoupat režie komunikace (nelze mít 1024 jader propojených přímo každé s každým), takže i tohle bude brzy brzdou.
Konec zlatého věku IT.
>Zen, který de fakto dohnal Intel a nevěřím, že se komukoli dalšímu podaří k takovému skoku ještě
>přiblížit.
22. 2. 2017
AMD připravila velké překvapení: IPC procesorových jader Zen není zvýšené o „až 40 %“, ale o „více než 52 %“
https://diit.cz/clanek/oficialni-specifikace-ceny-ryzen
A Zen2
“Zen 2” across microbenchmarks, measured at 4.53 IPC for DKERN +RSA compared to prior “Zen 1” generation CPU (measured at 3.5 IPC
https://www.amd.com/en/press-releases/2018-11-06-amd-takes-high-performa...
To je nárast o 29,4% v špecifickej úlohe Zen2 oproti Zen1 (nie Zen 1,5 =Zen+)
To as aspoň približuje k nárastu IPC pri uvedení Zenu.
a to troch zodpovedá
AMD: 7nm Epyc jsme navrhli jako konkurenta pro 10nm Xeony Ice Lake
25. 6. 2018
https://diit.cz/clanek/7nm-epyc-mel-konkurovat-10nm-xeonum-ice-lake
Specifické úlohy půjde samozřejmě optimalizovat. Obecnému 50% růstu IPC ale nevěřím.
Jezkovi slipy!
Prestan tu spamovat s tim DKERN testem. Je to silene specificke, nikdo poradne nevi, co je to za test, respektive co vyuziva. Jestli pouzili AVX pak je to dost dobre mozne a vysvetlitelne, ale jak rikam, velice okrajove.
Ty z toho delas nejakou super zpravu. Sice sam rikas, ze je to "v špecifickej úlohe" ale cely tvuj prispevek se nese v duchu, ze to tak neberes.
Navic v tom linku, co postujes se to nicem takovem nic nepise. Mozne ho od te doby, co tehle prispevek kopirujes furt dokola v AMD zmenili, kazdopadne to ukazuje tvou odtrzenost od reality.
aj v špecifickej úlohe je to zaujímavé. Podľa mňa aj IPC Zen vs Buldozér bolo v špecifickej úlohe.
A ako viete ako to beriem. Vy mi snáď vidite do hlavy. Jediné, čo je v texte, že niekomu to môže pomôcť až tak.
Čp v tom linku nie je a ja to tam, podľa Vás, vidím?
Rád sa poučím.
Zajímavé je to pouze v případě, kdy Zen je rychlejší než Kaby Lake, resp. má větší IPC. Jinak jde jenom o opravu chyby, resp. přidání chybějící optimalizace.
V takom prípade by boli rozdiely rádovo vyššie viď odpoveď na kolegu nižšie
"aj v špecifickej úlohe je to zaujímavé."
NENI, pokud nevis, cim ta uloha je specificka. Cili, pokud nevis, jak ten vysledek zreprodukovat v praktickem provozu. K cemu ti je, kdyz dostanes informaci, ze v speficickem programu, ktery neni nikde k dospozici zkompilovanem na proprietarnim kompilatoru s neznamymi optimalizacemi bude vykon v pocitani NECEHO o 40% vyssi pro novou architekturu?
Mira snizeni entropie je NULA, cili to nema zadnou informacni hodnotu. Jako kdybych rekl, ze si obcas beru cerne ponozky s bilou spickou.
Prestan tu spamovat takovehle veci, nebo je dopln tak, aby se z toho stalo neco relevantniho do diskuze.
tak kompilátor a knižnice sú kľúčové..
https://www.phoronix.com/scan.php?page=article&item=llvm3_gcc_open64&num=1
ale kľúcovejšie sú parametre
https://www.phoronix.com/scan.php?page=article&item=gcc9-core9-tuning&num=1
a potom výkon OS+ program je iný
https://www.phoronix.com/scan.php?page=article&item=intel-linux-cascade&...
takže by to nevyšlo, keby to nebolo za rovnakých podmienok
V linku ktery si daval neni ani zminka o tom testu.
Kdyz projdes net, napr reddit, tak tam je tema o tom testu, ale nikdo to nijak neupresnuje, co to bylo presne za test, kde je binarka, ktera byla spustena. Lidi se domnivaji, ze to je tim, ze ten konkretni program pouzival AVX, coz ma mit Zen2 zlepsene.
Jestli je to pravda, pak to, ze tu porad tapetujes jednou a tou samou zpravou je uplne silenstvi, protoze je to velmi, velmi okrajova zalezitost a zlepseni o X% kvalitu produktu moc nezlepsuje.
"Zcela jiná "zázračná" architektura? Naposledy to zkoušel ve velkém Intel s Itaniem a jak to dopadlo."
Itanium že je "zcela jiná architektura"? Když někdo řekne "zcela jiná architektura", tak mě napadne spíš Connection Machine než Itanium.
> Objavuju sa nazory ze nie je mozne vascie IPC ako 5
Kto to tvrdí?
>a posledne roky sa pohybujeme okolo 4,5 ci mierne nad.
Kto to tvrdí?
Footnotes
1. Estimated increase in instructions per cycle (IPC) is based on AMD internal testing for “Zen 2” across microbenchmarks, measured at 4.53 IPC for DKERN +RSA compared to prior “Zen 1” generation CPU (measured at 3.5 IPC for DKERN + RSA) using combined floating point and integer benchmarks.
https://www.amd.com/en/press-releases/2018-11-06-amd-takes-high-performa...
Takže nie 4,5 ale 3,5 je tam teraz efektívne IPC
A Zen nemohol mať dlhodobo IPC >4, keď mal č-cestný dekóder
http://media.redgamingtech.com/rgt-website/2016/08/amd-zen-7.jpg
http://www.redgamingtech.com/amd-zen-processor-technical-analysis-redesi...
Vrátane preložených inštrukcií do 1 mikroinštrukcie v cache mikroinštrukciií to mohlo byť dočasne IPC=6
pod frazou "dnes nam x86 cpu dosahuju ipc 4,5 pripadne kozmeticky vyssie" som zrejme nemyslel len firmu amd ze?
> B) "Nic však nebrání růstu IPC". No o tom by sa dalo polemizovat. Pokial bude architektura zalozena na dnesnom koncepte, no tak asi brani.
Nevim co myslite pod "dnesni koncept", ale brani tomu hlavne Matematika a soucasne CPU. Za prvni, aby jste mohli mit IPC vyssi nez X, musite mit program ktery lze paralelizovat tak ze mate X instrukci vykonavatelnych najednou. Uz pro X > 3 to velmi casto proste nelze udelat. Muzete zkouset prepsat software, jenomze nektere algoritmy nelze paralelizovat. Problem je v tom, ze soucasne CPU uz jsou velice dobre v zdimani mozneho IPC ze softwaru.
Za druhe, CPU jsou synchronni, a v synchronnim cipu nemuzete mit instrukce trvajici <1 cyklus. To jaksi plyne z podstaty. Problem tady je opet v tom ze soucasne CPU ma 90% nejpouzivanejsich instrukci 1-2 cyklu. Opet, temer vsechny kraliky uz byli z kloubouka vytazeny.
Muzete jeste zkouset nejake triky ktere zvysi "zanepraznenost" CPU - treba zvetsit / zrychlit cache a vylepsit branch prediction. Opet, to druhe je docela obtizne jelikoz soucasnej CPU branch predictor ma kolem 98% uspesnost. To prvni - zvetsit cache - udelal Apple u sveho posledniho chipu, docela jim to pomohlo, ale zazrak to neni.
> kedze v pipeline moze byt kazda instrukcia iba v jednom z 5 stavov
Pocet stavu (nebo kroku) pipeline nema s IPC nic spolecneho. S jednou exekucni jednotkou dosahnete max IPC = 1.0, je uplne jedno kolik stavu ma pipeline te jednotky; aby jste mel IPC > 1.0 musite mit vic exekucnich jednotek (= superskalarni CPU).
Presne, frekvencie su vydojene (za posl. 15 rokov sa z frekvencii vydojilo iba 20% spicky techniky stupli zo 4 GHz na 5 GHz) a IPC uz tiez zacina byt vydojene (hranica je dost blizko, 10-15% ?), kedze som trasne zvedvy ci amd alebo intel vyda x86 cpu, ktore da v 1-vlaknovopm SuperPI vzhladom na IPC (t.j. prepocitane na istu frekvecniu) lepsi vysledok o 15% ako sucasni lidri na poli IPC (Ci9 KoffeeLake refresh refresh). SuperPI prevetra schredulery, pipeline, ALU/FPU vypoctove jednotky, cely cache subsytem ... proste celu architekturu CPU bez vplyvu pokrocilych SIMD instrukcnych sad, ktore specificky vypocet v pohode urychlia 10-15-nasobne.
BTW ked som niekedy v 2011 (ci 2012) videl prve uniky benchmarku v SuperPI pre Bulldozer 8150FX, skoro mi vypadi oci. Na 4 GHz (1-jadrove turbo) to bolo pomalsie ako Phenom II X6 1090T na 3,6 GHz (1-jadrove turbo) a to o dobrych 20%. Okamzite som vedel kolka bije. Absolutna hroza! Frekvencia vyssia o 10% a vykon stale nizsi o 20%, celkovo IPC v prdeli o 30% v porovnani s predoslou architekturou. Cista katastrofa a velmi cierne roky pre AMD, cele stavebne stroje ... ziadne optimalizacie nepomohli, ledva sa to cele v zavere (mobilny Excavator refresh) za 5 rokov (2011-2017) priblizilo IPC starej dobre Star K10 architekture.
Nárůst výkonu se zpomaluje, a víc jader je nejjednoduší řešení (s velkým *ale*). Předpokládám, že v dohledné době uvidíme postupný přeliv pozornosti na SW. Dnes je většina SW s podporou více jader výrazně pod své možnosti.
Co vás vede k tomuto mylnému názoru?
Většina SW, kde má paralelizace smysl, už dávno byla přepsána pro více CPU, GPU, nebo implementována v HW (šifrování, zpracování videa, ... ). Takže ani od nového SW nečekejte žádné zázraky.
To by ste sa divili, kolko profesionalneho, velmi draheho a na systemove poziadavky narocneho SW bezi prevazne jednovlaknovo. A aj tam, kde nejaka paralelizacia je, je bezne len ciastocna a zhora obmedzena na 2 alebo 4 vlakna.
Aj som taky SW vyvijal aj taky SW teraz musim pouzivat.
Často se paralelizuje tak, že se nějaký celek jednoduše hodí na další vlákno a je to považováno za hotové. Já mám na mysli myslet na to v průběhu celého vývoje a přizpůsobit tomu strukturu programu už od samotného počátku.
Dneska už vývoj SW trochu pokročil, manuální správa vláken se používá jenom tam, kde to opravdu jinak nejde. V Javě 8, vydané před 5ti lety, se data zpracovávají přes streamy - http://voho.eu/wiki/java-stream/ . Pokud chcete operace provádět ve více vláknech, stačí si vytvořit parallelStream() . To ale neznamená, že je to vždy dobrý nápad, režie spojená vícevláknovými operacemi není zanedbatelná. Jestli vás zajímají problémy spojené s paralelizací - determinismus, dělení úlohy, lokalita dat, ... nastudujte si to na https://stackoverflow.com/questions/20375176/should-i-always-use-a-paral...
SW v Javě, který není starší než 5 let by měl být přizpůsobený od začátku, v jiných jazycích to nejspíš bude nějak podobně.
1. Víc jader = vyšší cena. Moorův zákon se tím nezachrání.
2. Serverový SW, který děláme v práci, je bržděn především operační pamětí, která pro paralelizaci není stavěná narozdíl od VRAM.
V příštím roce a v roce 2020 je to samé ... takže tam ta předpověď na konci článku nějak hapruje.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.