TSMC představila N4P proces s provozními vlastnostmi 3nm výroby
Od loňského roku běží u TSMC 5nm (N5) výroba, od letošního se využívá i pokročilejší (N5P) varianta. Na přelomu letošního léta a podzimu mělo dojít na tape-out první produktů určených pro 4nm (N4) proces, což je drobné vylepšení 5nm výroby, které zvyšuje denzitu o 6 %. V praxi to znamená, že výrobce může návrh čipu určený pro 5nm proces TSMC relativně snadno převést na 4nm proces a ušetřit tím něco málo v nákladech. Pro orientační představu: Na 300mm wafer se vejde 577 čipů o ploše 100 mm² (10×10 mm). Předpokládejme, že jde o čipy vyráběné 5nm procesem. Pokud bychom jejich návrh převedli na 4nm proces, budou tyto čipy měřit jen 94,3 mm² (9,71286×9,71286 mm) a na wafer se jich vejde 616. Tedy o 39 kusů / 6,76 % více. To byla v podstatě jediná výhoda doposud ohlášeného 4nm procesu. I relativní drobnost jako o ~7 % vyšší výrobní kapacita je ale při dnešní nedostatečnosti a cenách přínosný posun. Z hlediska zákazníka se však nic nemění - spotřeba i dosažitelné takty se neliší od standardní 5nm výroby.
Nová verze 4nm procesu (N4P), kterou TSMC nyní ohlásila, už je poněkud jiná káva. K úspoře křemíku popsané výše přidává až 11% zvýšení výkonu (taktovacích frekvencí) při stejné spotřebě. Nebo až 22% snížení spotřeby při zachování stejných frekvencí. Tyto posuny jsou prakticky stejné jako u dříve ohlášeného 3nm procesu:
TSMC | |||
proces | denzita | výkon | spotřeba |
---|---|---|---|
7nm (N7) | +59 % vs N10 | ? | -40 % vs. N10 |
7nm (N7P) | ? | +7 % vs. N7 | -10 % vs. N7 |
7nm+ (EUV / N7+) | +20 % vs. N7 | +10 % vs. N7 | -15 % vs. N7 |
6nm (N6) | +18 % vs. N7 | beze změny | beze změny |
5nm (N5) | +80 % vs. N7 | +15 % vs. N7 | -30 % vs. N7 |
5nm (N5P) | ? | +7 5 % vs. N5 | -10 % vs. N5 |
4nm (N4) | +6 % vs. N5 | beze změny | beze změny |
4nm (N4P) | +6 % vs. N5 | +11 % vs. N5 +6 % vs. N4 | -22 % vs. N5 |
3nm (N3) | +70 % vs N5 | +10-15 % vs. N5 | -25-30 % vs. N5 |
3nm (N3E) | ? | + | + |
2nm (N2) | +70% vs. N3? | ? | ? |
Výkonu a spotřeby ohlášených pro 3nm proces tak bude možné dosáhnouti s 4nm (N4P) procesem. Což dává výrobcům zajímavou možnost volby. V čem se však N4P ani zdaleka nepřiblíží N3, je denzita. V té bude N3 o 66 % dál. Jinými slovy náš čip, který by na N5 procesu měřil 100 mm² a na N4(P) procesu 94,3 mm², s N3 dosáhne asi 60 mm² a na wafer se vejde v 976 kouscích (o 69 % více oproti 5nm procesu a o 58 % více oproti 4nm procesu). Zda bude výhodnější použít N4P nebo N3 tak bude záviset hlavně na ceně za wafer.
EUV | zahájení výroby / tape-out | velkokapacitní výroba | ||
---|---|---|---|---|
Samsung | 7nm LPE (1. gen.) | ? | nezahájena | |
7nm LPP (2. gen) | říjen 2018 | červen 2019 | ||
7nm (3. gen) | ? | ? | ||
6nm LPP | duben 2019 | H2 2019 | ||
5nm LPE | 4. 2019 / H2 2019 | H1 2020 | ||
5nm LPP | 2019? | 2021 | ||
4nm LPE (původní) | ? | 2020/21 zrušen | ||
4nm LPP (původní) | ? | 2022 zrušen | ||
4nm LPE | ? | 2022 | ||
4nm LPP | ? | ? | ||
3nm (3GAE) | H1 2022? | 2022 | ||
3nm (3GAP) | ? | 2023 | ||
TSMC | 7nm (N7) | leden 2017 | duben 2018 | |
7nm (N7P) | ? | ? | ||
7nm EUV (N7+) | říjen 2018 | červen 2019 | ||
6nm | Q1 2020 | ? | ||
5nm (N5) | duben 2019 | H1 2020 | ||
5nm (N5P) | ? | 2021 | ||
4nm (N4) | Q3 2021 | Q1? 2022 | ||
4nm (N4P) | H2 2022 | 2023? | ||
3nm (N3) | Q4 2021 | H2 2022 | ||
3nm (N3E) | ? | H2 2023 | ||
2nm (N2) | 2023? 2024? | 2024? 2025 |
Tape-out prvních produktů pro N4P proces očekává TSMC asi za rok (druhé pololetí 2022), takže zahájení sériové výroby podle našeho odhadu začne roku 2023. Lze očekávat, že časem TSMC převede část 5nm linek na 4nm proces, čímž umožní dosahovat výkonu a spotřeby 3nm procesu na podstatě větším počtu linek, než umožní samotný 3nm proces. Z hlediska výrobních kapacit a migrace výrobců mezi linkami se další alternativa velice vítaná. 3nm proces jistě jako první obsadí Apple nebo další mobilní výrobci, takže vznikem alternativy v podobě N4P se zvyšuje pravděpodobnost, že i svět PC dosáhne na upgrade výrobního procesu po 5nm generaci dříve, než Apple uvolní 3nm linky.
TZ TSMC