Pochopil jsem sprave, ze je to stale pouze 2D cip, posazeny na vrstve kremiku, pres ktery je spojen s ostanimi? To mi zas tak moc 3D nepripada, ale zase to nema nevyhody 3D (vnitrni vrstva je pouze vodiva a ne vykonna - neni problem s odvodem tepla) pri snazsi integraci.
+1
-2
-1
Je komentář přínosný?
Pochopil jsem sprave, ze je
Tudva https://diit.cz/profil/tudva
22. 10. 2013 - 10:30https://diit.cz/clanek/tsmc-xilinx-28nm-3d-cipy/diskusePochopil jsem sprave, ze je to stale pouze 2D cip, posazeny na vrstve kremiku, pres ktery je spojen s ostanimi? To mi zas tak moc 3D nepripada, ale zase to nema nevyhody 3D (vnitrni vrstva je pouze vodiva a ne vykonna - neni problem s odvodem tepla) pri snazsi integraci.https://diit.cz/clanek/tsmc-xilinx-28nm-3d-cipy/diskuse#comment-671241
+
Oni to nijak detailně nerozebírají, ale chápu-li to správně, jde o technologii, o níž se dříve hovořilo jako o „2,5D“ :-)
+1
-2
-1
Je komentář přínosný?
Oni to nijak detailně
no-X https://diit.cz/autor/no-x
22. 10. 2013 - 11:19https://diit.cz/clanek/tsmc-xilinx-28nm-3d-cipy/diskuseOni to nijak detailně nerozebírají, ale chápu-li to správně, jde o technologii, o níž se dříve hovořilo jako o „2,5D“ :-)https://diit.cz/clanek/tsmc-xilinx-28nm-3d-cipy/diskuse#comment-671246
+
Ehm, dříve se o tom hovořilo jako o "hybridním integrovaném obvodu". ;-)
+1
+2
-1
Je komentář přínosný?
Ehm, dříve se o tom hovořilo
Gath G https://diit.cz/profil/ggeal
6. 10. 2014 - 02:37https://diit.cz/clanek/tsmc-xilinx-28nm-3d-cipy/diskuseEhm, dříve se o tom hovořilo jako o "hybridním integrovaném obvodu". ;-)https://diit.cz/clanek/tsmc-xilinx-28nm-3d-cipy/diskuse#comment-736304
+
V pripade ze tam budou pameti, tak lze predpokladat "opravdove 3D" - protoze pametove cipy lze pres TSV skladat nad sebe. A v pripade tohoto reseni se neni treba omezovat na 16-ti bitove rozhrani..
To co autor clanku nezminuje, je ze hlavni duvod pro integraci vice cipu je naprosta rozdilnost technologii - normalni cipy jsou v Si, ty transceivery jsou GaAs nebo neco radove rychlejsiho nez Si.
+1
-3
-1
Je komentář přínosný?
V pripade ze tam budou
danieel https://diit.cz/profil/danieel
22. 10. 2013 - 13:28https://diit.cz/clanek/tsmc-xilinx-28nm-3d-cipy/diskuseV pripade ze tam budou pameti, tak lze predpokladat "opravdove 3D" - protoze pametove cipy lze pres TSV skladat nad sebe. A v pripade tohoto reseni se neni treba omezovat na 16-ti bitove rozhrani..
To co autor clanku nezminuje, je ze hlavni duvod pro integraci vice cipu je naprosta rozdilnost technologii - normalni cipy jsou v Si, ty transceivery jsou GaAs nebo neco radove rychlejsiho nez Si.https://diit.cz/clanek/tsmc-xilinx-28nm-3d-cipy/diskuse#comment-671254
+
Ach ten marketing. Akoby sa doteraz vyrabali iba 2D jadra s nulovou hrubkou ;-)
+1
+1
-1
Je komentář přínosný?
Ach ten marketing. Akoby sa
AndyF1 https://diit.cz/profil/andyf1
22. 10. 2013 - 10:44https://diit.cz/clanek/tsmc-xilinx-28nm-3d-cipy/diskuseAch ten marketing. Akoby sa doteraz vyrabali iba 2D jadra s nulovou hrubkou ;-)https://diit.cz/clanek/tsmc-xilinx-28nm-3d-cipy/diskuse#comment-671242
+
A co teprve časy 1D součástek, z toho by markeťák neudržel dolní rouru.
+1
+1
-1
Je komentář přínosný?
A co teprve časy 1D
Nick https://diit.cz/profil/nick
22. 10. 2013 - 10:54https://diit.cz/clanek/tsmc-xilinx-28nm-3d-cipy/diskuseA co teprve časy 1D součástek, z toho by markeťák neudržel dolní rouru.https://diit.cz/clanek/tsmc-xilinx-28nm-3d-cipy/diskuse#comment-671243
+
Pochopil jsem sprave, ze je to stale pouze 2D cip, posazeny na vrstve kremiku, pres ktery je spojen s ostanimi? To mi zas tak moc 3D nepripada, ale zase to nema nevyhody 3D (vnitrni vrstva je pouze vodiva a ne vykonna - neni problem s odvodem tepla) pri snazsi integraci.
Oni to nijak detailně nerozebírají, ale chápu-li to správně, jde o technologii, o níž se dříve hovořilo jako o „2,5D“ :-)
Ehm, dříve se o tom hovořilo jako o "hybridním integrovaném obvodu". ;-)
V pripade ze tam budou pameti, tak lze predpokladat "opravdove 3D" - protoze pametove cipy lze pres TSV skladat nad sebe. A v pripade tohoto reseni se neni treba omezovat na 16-ti bitove rozhrani..
To co autor clanku nezminuje, je ze hlavni duvod pro integraci vice cipu je naprosta rozdilnost technologii - normalni cipy jsou v Si, ty transceivery jsou GaAs nebo neco radove rychlejsiho nez Si.
Ach ten marketing. Akoby sa doteraz vyrabali iba 2D jadra s nulovou hrubkou ;-)
A co teprve časy 1D součástek, z toho by markeťák neudržel dolní rouru.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.