Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
AMD s vrstvenou cache ma cache velikosti RAM.
Intel s NVDIMM ma RAM velikosti SSD.
A ostatni alespon dohani velikosti SSD velikost HDD :-)
Nějak z toho vypadl docela podstatný parametr cache a to je přenosová rychlost. Vrstvená L3 cache na Zen 3 je na tom s >2 TB/s lépe než L1 cache. Je na tom NVDIMM Intelu stále o dva řády hůř (33 GB/s), nebo už mají něco rychlejšího?
https://www.zdnet.com/article/first-optane-performance-tests-show-benefi...
a vi se uz, jake jsou latence? 2TBps je mazec
L1: 64B/line x2 x 5 GHz x 8C = peak bw 5120 GB/s, jsi si porad jisty ze 2TB/s je na tom lepe nez L1 ? :-)
* x2 proto, ze L1I$ + L1D$. Nicmene to nic nerika o tom, kolik se z tech dat skutecne pouzije z duvodu vykonavani kodu, a taky jaky je hit ratio.
Nedivil bych se, kdyby tu vrstvenou $ měly budoucí desktopové XT modely s jádrem Zen 4. Tam už se platí příplatek dnes za pár MHz. Tohle by byla jiná.
Napadl mě celkem blbý nápad ale chci vědět proč se to tak nedělá.
Proč není cache pro CPU i GPU už rovnou na základní desce? Je to kvůli latencím, ceně nebo kvůli něčemu jinému?
Já jen že ty cache asi nepotřebují nejnovější výrobní proces a takhle by mohli využít vzniklý prostor pro zvýšení výkonu či výtěžnosti.
Latence by byly podstatně delší, náklady by byly větší, spotřeba by narostla, chlazení by se zkomplikovalo a implementace by vyžadovala integraci mezi výrobci (pokud by bylo umožněno osadit třeba kombinaci amd cpu + nvidia gpu, nebo intel + amd/nvidia gpu) a asi by to i rychleji zastaralo a bylo méně modulární.
A pokud by to nebylo transparentní vůči OS, tak by to otevřelo další pekelnou plechovku červů.
Jinak budoucí APU od AMD by mohly nějak hlouběji integrovat Infinity cache nebo nějakou vyšší (L4?) cache. Myslím, že no-X už to tady někde rozebíral.
Díky za vysvětlení.
Robilo sa to tak, L3 cache pre PowerPC G4 bola volitelnou sucastou vybavy zakladnej dosky. Napr. 1GHz Apple Powerbook Titanium ju mal, novsie nie. Tipujem, ze problem zacal byt v tom, ze ta zbernica, ktora tam bola navrhnuta zacala casom tu L3 cache brzdit. Ale mozno slo len o cenu, lebo ten procesor mal inac strasne zle navrhnuty pamatovy subsystem a akakolvek cache by mu vykonovo pomohla.
25. 4. 2018
Zen+
latencia L3 cahce
30 cl = 9,2 ns
https://diit.cz/clanek/latence-cache-zen-ryzen-2000
rýchlosť elektrónu v medi som naposledy videl na pomerne malej hodnote (čakal b som tak tretinu rýchlosti svetla v vákuu)
1 300 000 m/s
a pri nej nám za 9,2 ns prejde elektrón v medi
0,01196 m
teda cca 1,2 cm a teda cache by musel byť k CPU bližšie ako 6 mm (lebo cesta tam, späť a spracovanie v cache)...
Řádovou chybu může udělat každý, ale měl by se pak zarazit u výsledku. Je dobré si pamatovat, že 1 ns měří 30 cm. 10 ns tak budou 3 m (ve vakuu).
Pro pořádek: Rychlost světla ve vakuu je 3×10⁸ m/s, rychlost šíření elektromagnetického pole v měděném vodiči je přibližně dvoutřetinová. Rychlost elektronů nás nezajímá, ale když už jste ji zmínil, tak je mnohem, mnohem menší; elektron určitě neurazí za deset nanosekund centimetrové vzdálenosti – zkuste si spočítat, jaký by to byl proud ve vodiči běžného průřezu.
Pokud se nemylim, rika se tomu Drift:
https://en.wikipedia.org/wiki/Drift_velocity
https://en.wikipedia.org/wiki/Speed_of_electricity
... a je to opravdu nizka rychlost:
"The drift velocity in a 2 mm diameter copper wire in 1 ampere current is approximately 8 cm per hour"
... uprimne, vubec se nedivim, ze spousta lidi v tom ma chaos. Ucebnice fyziky z mych skolskych casu s pojmy elektrina, elektricke pole, elektricka energie, elektrony atd, zachazeli jako slon s cinskym porcelanem. Treba ten drift se vubec nikdo neobtezoval zminit.
Ale mne sa tá hodnota nevedela
mám tam
>(čakal by som tak tretinu rýchlosti svetla v vákuu)
Takže som sa zarazil. A áno potom je výsledok zlý aj pre potreby demonštrácie. Ďakujem za upresnenie..
Ono v dávných dřevních dobách ta cache byla na desce, akorát z již uvedených důvodů se pak přesunula do CPU :-)
...mám docela zásadní připomínku - všechny čipy jsou v kontaktu (některé jsou dokonce připájeny) s IHS zadní stranou !!
Navýšení čipu vrstvením ze strany spojů tedy nijak neovlivňuje přechod tepla z procesorové části, naopak použitím ztenčeného křemíku se jen zlepšuje (což bohatě kompenzuje dodatečný tepelný tok z přidané vrstvy).
Lisa prezentovala prototyp který na jednom CPU chipletu cache měl a na druhém neměl. Tedy logicky by se zdálo, že cache je hned pod IHS.
...z hlediska ztrátového výkonu (cache má rozhodně méně než jádra) a přestupu tepla by to bylo nelogické
PS: jediné co mne napadá, že by mohla být nějaká komplikace s přívodem výkonového napájení pro jádra nebo blokace na bázi patentů
No právě kvůli prostupu tepla není v-cache nad CPU jádry, ale jen nad 32MB L3 cache co je mezi jádry. Že se na +- stejnou plochu vejde dvakrát víc paměti (64MB) je prý nějaká optimalizace, se tuším psalo.
...to co jsme našel na fotce z prezentace opravdu vypadá, že je to vrstvené ze strany směrem k IHS (??), takže všechno teplo by muselo procházet tímto vrstvením a cache se bude značně ohřívat; navíc se tam přidá tepelný odpor z napojení vrstev, takže jsem docela zvědav, zda nebudou muset snížit maximální povolenou provozní teplotu čipu
PS: sice tahle varianta se mi zdála technicky méně pravděpodobná (i v souvislosti s dalšími informacemi), ale asi to tak opravdu bude
Už je informace jak to Lisa udělá u CPU bez téhle cache? Myslím tím, budou dva CPU chiplety nízký a vysoký nebo chiplet bez cache bude mít nahoře jen "dummy křemík" nebo chiplety bez cache nebudou (bude tam, ale malá či vyplá) :-)
...předpokládám, že realitou bude poslední zmíněná varianta - chiplety bez cache nebudou, neboť cache bude směrem k podložce, a tedy tato část čipu bude zajišťovat i další funkce
Nejsem si jistý, jestli rozumím otázce. Na verzi s v-cache se používají snížené čiplety, aby celková výška po navrstvení v-cache odpovídala výšce standardního čipletu. Takže v AMD mohou do stejně vysokého pouzdra vyrábět jak klasickou verzi procesoru, tak verzi s v-cache.
Jedna z velkých výhod AMD je použití stejného CPU chipletu pro Ryzen/TR/EPYC ... protože výtěžnost/binning/atd. Pointa je, že pokud budou dělat dvě verze CPU chipletu jakože "nízkou" pro použití s v-cache a "vysokou" bez možnosti přidat v-cache ... tak tuhle výhodu umenší ... otázka je tedy jestli nebudou dělat jen nízké chiplety a v případě bez v-cache výšku doženou "vycpávkou".
Výhoda výtěžnosti nevyplývá z toho, kolik typů čipletů vyrábějí, ale že čiplety mají menší plochu než monolity. A na tom se nic nemění.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.