Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Cisto iba taka blbost ale v cipsete moze byt aj nejake jednoduche zobrazovadlo ked je taky velky. :-) ale asi nie ked je pinovo kompatibilny so starými doskami...
teoreticky mohlo, ale co z toho krome problemu?
Cipy pro vzdalenou spravu (dnes uz vzdy?) obsahuji zakladni grafiku, napriklad AST2500 - takze v serveru je zakladni grafika v cpu k nicemu.
U workstation je lepsi sahnout po nejake Fire Pro/Radeon Pro nebo Quadro [mvs].
Ti kteri chteji Epyc a bylo by jim k necemu zakladni zobrazovadlo v CPU jsou v tak omezenem poctu, ze to nema zadny smysl resit.
Tak ono je uplne jedno jestli je grafika na zakladni desce nebo v procesoru ne? U desktopu je grafika ze zakladni desky presunula do procesoru, tak neni moc duvod, aby se to nestalo i u serveru.
Tak desktopovy trh a serverovy je IMHO docela rozdil.
ta otazka neni proc ne, ale spise proc ano? jak jsem psal vyse neni k tomu IMHO zadny duvod a ma to jen negativa - slozitejsi navrh, drazsi vyroba (bezne jsou servery vicesoketove - takze ten useless kremik roste).
Pro nikoho neni problem, ze tam ta grafika neni a kdyby ji tam dali tak jim to prodeje nezvedne, tak proc zvedat naklady.
No on tam zas takovy rozdil neni. Porad je to pocitac, kterej tu grafiku vetsinou potrebuje minimalne na instalaci OS. Rozdil je jen v tom ze ta grafika nepotrebuje 3D.
A ono je uplne jedno jestli ten slozitejsi navrh je v CPU nebo na MB. Stejne tak u vyroby a prodeje je jedno jestli ty naklady jsou u desky nebo u CPU.
U vicesocketovych systemu by to davalo smysl, ale tam se stejne pouzivaj jiny procesory nez u jednosocketovych systemu...
>Porad je to pocitac, kterej tu grafiku
>vetsinou potrebuje minimalne na instalaci >OS.
server-i majú IPMI
https://en.m.wikipedia.org/wiki/Intelligent_Platform_Management_Interface
a tak je grafika luxusom
To ze maj IPMI nebo iLOM https://www.oracle.com/technetwork/server-storage/servermgmt/tech/integr...
samozrejme neznamena, ze nemaj grafiku. ;) Naopak bez grafiky by to IPMI nemelo co posilat.
Krom toho i to IPMI musis nejdriv nak nastavit, coz by bez grafickyho vystupu slo dost tezko.
double post
Ne neni to jedno zda je ten navrh v CPU nebo MB, v CPU musi tu vyrobu zaplatit AMD, budto zdrazi nebo si snizi marzi -> ani jedno neni pozitivni). pokud je to dalsi cip na desce (treba ten zminovany AST2500) tak to plati vyrobce desky(jasne ze to ve finale zaplati zakaznik, ale to je jedno).
To ze se do unisoketu davaji "jine" CPU je pravda, ale nemyslim si, ze
ten kremik je jiny nez u vicesoketovych, je to ten stejny kus kremiku jen "orezany", vyrabet dva ruzne navrhy by to zase jen prodrazilo. Aktualne AMD nabizi 12 modelu a z toho jsou jen 3 pro unisocket a kdyz treba chcete nejlevnejsi EPYC CPU, tak to unisocket neni...
Na serverove desce "musi" byt IPMI cip, sice by to mohlo byt soucasti jizniho mustku, ale neni, asi kvuli tomu aby si kazdy vyrobce mohl pouzit svoje reseni - a mohl byt v ramci svych produktu konzistentni na ruznych CPU. A rekl bych, ze z technickeho hlediska snadnejsi kdyz ten cip co resi tu vzdalenou spravu resi i grafiku (protoze nabizi i remote KVM) nez kdyby musel brat graficky vystup z jineho cipu.
Muzete napsat v cem by pro AMD bylo vhodnejsi aby v Epyc CPU byla grafika? Ja v tom vidim jen negativa (pro AMD) a miziva pridana hodnota pro uzivatele ktera ani realne nejde marketingove vyuzit - protoze to "nikoho" realne nezajima - aspon ty kteri o nakupu Epyc realne uvazuji.
Presne jak si napsal pro zakaznika je uplne jedno jestli tu grafiku zaplati na zakladni desce nebo v CPU.
Ale hlavne kolik si myslis, ze takova jednoducha 2D grafika stoji? :)
IPMI nebere grafickej vystup. IPMI dela "screenshoty" z framebufferu. Vzhledem k tomu, ze ta grafika je vzdy logicky pripojena pres PCIe, tak je uplne jedno, kde se fyzicky nachazi.
Rek bych ze pro grafiku v CPU by bylo snazsi vyuzivat RAM procitace, protoze by mohla byt pripojena primo k pametovymu radici. Nevim jestli grafiky na desce maj vlastni RAM nebo pristupujou k hlavni RAM pres PCIe.
teda Jiri.. ja ti posilam insider info - srovnani rome s cascade lake ap a ty to ani nedas do clanku.. tak to holt postnu tady.. https://bit.ly/2qwzDW5
Tímto jsi shrnul vlhké sny všech AMĎáků.
Takže vlastně Northbridge :)
pravděpodobně obsahující cache
To co kdysi bylo northbridge je soucasti desktopovych procesoru od roku 2011.
Osobně si myslím, že toto řešení bude mít oproti jednolitému kusu křemíku stále zřetelnou nevýhodu a možná obsahuje i nějaké mouchy. (Ne, netvrdím, že nové Epycy budou vadné, ale na druhou stranu, kdyby AMD mělo ten systém už naprosto vychytaný, nebylo by Navi oznámeno jako osamocený mainstream, nýbrž by se několika čipy v jednom balení hrabalo po highendu.)
Očekávám spíše výhodu - součástí designu nejspíše bude velká L4 cache a rozšíření hierarchie paměti má vždy pozitivní vliv na celkový výkon.
> oproti jednolitému kusu křemíku stále zřetelnou nevýhodu
Jakou nevyhodu konkretne ? ze nemate obrovskou spojitou L3 cache pro nejake jednovlaknove veci ? jo, to je "nevyhoda". Nicmene kdybych neco takoveho potreboval, tak si asi nebudu kupovat chip s 64 jadry, ze...
Kazdopadne, ocekavam ze v serverovem chipu budou jadra taktovana dost nizko (takze na jednovlakna to stejne nebude) a realnou spotrebu kolem 250W na vsech 64 jader. Nejake zakazniky si to uz najde :)
tak ono spojit do kupy nekolik multijadrovych GPU tak aby se tvarilo jako jedno nebo spojit dohromady jednotliva jadra CPU je trochu rozdilna problematika ;)
řešená ovšem jednotnou "infinity fabrick" - to je celé, co jsem chtěl říct, prostě IF stále asi nezvládá úplně všechno, co si od ní AMD slibovalo
IF je "papirove" neomezene skalovatelna projis "cokoliv" .. ale kdyz to mezi sebou nebude spravne komunikovat tak je problem (tady uz hodne zalezi na navrhu samotnych cipu nez na IF ktere funguje pouze jako "propojeni")
IMO ten chiplet design nikdy nebyl "z říše divokých spekulací", ale naopak velice logická volba.. A že už u Rome? Mno AMD publikovalo research papery na toto téma v roce 2014 a 2015..
Nakonec se zdá, že "youtuber" Adored TV (respektive jeho tajný zdroj) měl opět pravdu - již 8 měsíců zpátky.
Da se ze Zen2 Epycu vyvodit, jak by mel vypadat RyZen 3000 popripade, jestli to podobne budou resit i u grafickych cipu Navi?
Kombinace 7/14nm je zajimava, dulezite je, aby to bylo funkcni, melo to vykon a nestalo to majlant.
Epyc Rome aj Ryzen 3xyz sú Zen 2 a teda budú rovnaké, co s týka designu. O Navi to zatiaľ nič nehovorí...
mňa skôr desí, čo AMD vymyslí pre rok 2020,
lebo Zen1.0. bol Zen, Zen1.5 bol Zen+ a Zen2.0 bol Zen, pričom AMD neplánuje Zen2.5 ake hneď Zen3 a pri rozsahu zmien medzi Zen a Zen2, si to skoro neviem predstaviť.
To budú snáď čipy po jednotkách, prípadne časti brezovej ALU ako u AMD 2900 a AMD29000 ak AMD 29k?
Edit: Prípadne divoké sny typy CPU s premenlivým počtom ALU, AGU, FPU, MMU..
prípadne by cipsey vedel meniť preradenie RAM v NUMA hop0 jenotlivým jadrám....
https://3s81si1s5ygj3mzby34dq6qf-wpengine.netdna-ssl.com/wp-content/uplo...
To by mě taky zajímalo. Zatím si R3000 představuju jako 3 čipy nacpaný vedle sebe do čtverečku (dva přibližně čtvercové a jeden obdélníkový)
Taky jsem zvědav, jak budou řešena APU s grafikou a jaká bude vlastně výbava jednotlivých 14nm "north bridgů". No myslím, že příští rok se máme opravdu na co těšit :)
Očakávam iný IO čiplet. Tento pre Rome má 8 DDR4 kanálov, neočakávam, že by IO pre Ryzen mal 6 DDR4 kanálov vypnutých.
CPU čipletov v Ryzene môže byť 1 (8-6 jadro) alebo 2 (16-12 jadro). To závisí od toho, či sa tento dvojčiplet z Rome dá rozdeliť na dva čiplety.
Nové APU na tom postavené môže byť 1 čiplet + IO + samostatné GPU (niečo ako KBL-G, ale bez HBM).
A ešte by som tipoval rôzne IO čiplety 2,4,6 a 8-portové, podľa max. počtu ZEN čipletov
1. Jak už tu padlo, menší centrální čip a dva 6-8j čiplety.
2. Ne, u Navi bylo řečeno, že čiplety řešena nebude. AMD potvrdila, že by jí takto mohla dělat pro profi sféru, kde se o škálování stará software, ale v herní sféře by to nefungovalo, protože nemají hotové hardwarové řešení, díky kterému by se více čipů tvářilo a fungovalo jako jeden. U CPU to není třeba, tam více jader musí podporovat software. U GPU je situace problematičtější, protože málokterá hra podporuje více GPU (DX12 multi GPU).
Da se to tim padem chapat tak, ze 1 chiplet je monolit s budoucimi 6-8 jadry? Tudiz koncept "chipletu" jako 2xMCM(4jadra) je pase..?
netusi nekdo jak pokrocili s resenim ktere navrhl "Gabriel Loh"
Moc se toho vyvodit nedá - předpokládám, že ten pseudo northbridge bude jenom u Epyců a desktopové procesory budou udělané podobně jako ty dnešní.
To co kdysi bylo northbridge je soucasti desktopovych procesoru od roku 2011.
Veľkosťou to začína pripomínať Raspberry Pi :)
Ještěže výkonem ne.
Ak vyrábaju 14nm a 7nm u rôznych výrobcov, ako a kde to dávaju dokopy? AMD má nejaké svoje továrne na púzdrenie?
myslím, že si AMD nechala testing a packaging továrne v Singapure a global foundries pustila packaging a testing továrne v Malazii, alebo naopak a niečo získala kúpou Seammicra
https://www.zdnet.com/article/amd-acquires-intel-partner-seamicro/
> Zdá se, že 7nm čiplety s procesorovými jádry dosahují asi 73 mm², tedy mírně víc, než Chia
>předpokládal - rozdíl však není podstatný.
Aby to nesúviselo s FPU, ale nejakými vylepšeniami napr. HW riešenie Sectre a Spectre like alebo 29,4% n8rast IPC voči(asi) Zen+ (Zen1 minuej generácie)
4,53/,.5=1,294
Floating point enhancements – doubled floating point width to 256-bit and load/store bandwidth, increased dispatch/retire bandwidth and maintained high throughput for all modes.
Estimated increase in instructions per cycle (IPC) is based on AMD internal testing for “Zen 2” across microbenchmarks, measured at 4.53 IPC for DKERN +RSA compared to prior “Zen 1” generation CPU (measured at 3.5 IPC for DKERN + RSA) using combined floating point and integer benchmarks.
Advanced security features – Hardware-enhanced Spectre mitigations, taking software migration and hardening it into the design, and increased flexibility of memory encryption.
An improved execution pipeline, feeding its compute engines more efficiently.
Front-end advances – improved branch predictor, better instruction pre-fetching, re-optimized instruction cache and larger op cache.
a dôsledok
AMD also disclosed new details and delivered performance previews of its next-generation EPYC processors codenamed “Rome”:
Double the compute performance per socket4 and four times the floating point performance per socket5 compared to current AMD EPYC processors.
Processor enhancements including up to 64 “Zen 2” cores, increased instructions-per-cycle1 and leadership compute, I/O and memory bandwidth2.
Platform enhancements including the industry’s first PCIe 4.0-capable x86 server processor with double the bandwidth per channel3 to dramatically improve datacenter accelerator performance.
Socket compatibility with today’s AMD EPYC server platforms.
https://www.amd.com/en/press-releases/2018-11-06-amd-takes-high-performa...
Otázka je, will it blend? ;) Nemůžu se zbavit dojmu, že procesory s 0 - 16 jádry to naopak podstatně podraží - vždy +1 IO čip. Nebo bude Ryzen 3000 něco jiného?
Mě to přijde kurva geniální :o
Jo to jo, masírka už začala, jestli to má nějký potenciál uvidíme za rok možná dva.
Pan Chia asi předpokládal střed (chipset) také 7 nm, proto o tolik netrefil jeho rozměry.
Ale jinak paráda.
Má tam napsaných 14 nm, to trefil:
https://diit.cz/sites/default/files/khchia_zen_2_speculation_04.jpg
AMD na to jde strategicky, moderni technologie a vykon za priznivou cenu, samozrejme zpetne kompatibilni a energeticky efektivni coz u Intel-u nehrozi, tez netrpi utoky typu Meltdown a Spectre.
Vypadá to naprosto fantasticky. Dvě bolístky ZEN jader - horší AVX a úzké hrdlo dekodéru by se měly zlepšit. Také UMA je velký bonus.
Pokud ale taková struktura I/O+chiplets bude zachována i pro desktopové procesory, pak se trochu bojím, jaký vliv na výkon bude mít nevyhnutelný nárůst latence paměti.
L4 cache tomu pomoze a ja cakam, ze takto tam v dektope jednoducho pripoja aj VGA ciplet a bude to masaker, vykonne CPU aj GPU spolu pripojene na cipset s L4 cache.
Jeste k tomu prihodit HBM(L4) a mame all in one vykonne Zen CPU s vykonnou iGPU casti.
Přidání další vrstvy cache situaci zlepší pokud nastane hit. Pokud nastane miss tak ji paradoxně ještě zhorší...
Jeden lepší HIT posielam : https://www.youtube.com/watch?v=w6kPKMKQAco
Mna by len strasne zaujimalo, cim chce akoze konkurovat Intel v serveroch. To napadlo kazdeho uz pred pol rokom, ked vyslo najavo, ze Epyc2 budu max. 64-jadrove a najvacsi monolyt Intelu ma 28-jadier (https://intel.ly/2zwvntZ) donedavna za 10 000$ s TDP 165W, takze zlepenec absolutneho maxima Intelu bude 56C112T a nie 64C128T. Cena bude akoze medzi 15-20 tisic $ a TDP 330W ??? Akoze fakt nerozumiem cim chce konkurovat Intel. Alebo zlepenec podtaktuje zo zakladu 2,1 GHz na 1,7 GHz aby sa to zmestilo do 250W a predavat za 7000$ s uplne mizivou marzou?
Odpoveď je jasná
AMD: Zen zpětinásobil podíl v serverech, od Zen 2 čekáme ještě víc
18. 6. 2018
Procesorová architektura Bulldozer prakticky vymazala AMD ze statistik v serverových procesorech. Při nástupu Zenu dosahovala AMD 0,2% podílu…
https://diit.cz/clanek/intel-musi-zabranit-aby-amd-obsadila-15-20-procen...
CEO Intelu: Musíme zabránit, aby AMD obsadila 15-20 % trhu serverů
18. 6. 2018
https://diit.cz/clanek/intel-musi-zabranit-aby-amd-obsadila-15-20-procen...
AMD: 7nm Epyc jsme navrhli jako konkurenta pro 10nm Xeony Ice Lake
25. 6. 2018
https://diit.cz/clanek/7nm-epyc-mel-konkurovat-10nm-xeonum-ice-lake
Mozu sa akurat vydat cestou AMD a zacat navrhovat CPU moduly, co samozrejme nejaky cas potrva.
A taktiez mozu zabudnut na to ze si budu vsetko vyrabat sami.
AVX-512
Mo-no-lit. Zopakuj si to 100x a zapamataj... Dakujem. PS: bez Y
Pokud zachovají design i pro mainstream procesory, jen změní velikost/funkčnost centrálního čipu... bude 3800x s 12-16 jádry bez viditelných negativ? Ideálně s cenou do 12tis? Sním či bdím? :D
Čekal jsem, že zůstanou na 8C pro mainstream, ale navýší frekvence a IPC. Ale tohle je pecka.
64C Threadripper pro masy o Vánocích příští rok?
Myslím, že pro TR by stačilo 32 jader s tím, že nyní bude mít každé rovnocenný přístup k paměti (+vyšší IPC a takty). Případně 48 jader.
Pokud bude mít centrální IO chip i L4 cache, řekněme mezi 96-128MB... ani by nemuseli navyšovat počet DDR řadičů, ta cache by vykompenzovala chybějící přístupy. Ano pro operace vysoce závislé na paměti by to bylo pořád horší než Epyc, ale použitelné by to bylo.
co s tím ty masy budou dělat, když masy si vystačí s 2 až 4 jádry, které se navíc mnohdy flákají?
Koupi si zamerne 2jadro, aby Jirkovy udelali radost :D
Pri pohledu na ten nepomer velikosti cipu se me vybavil postarsi Atom a jeho chipset jez byl taky 2-3x vetsi nez CPU, myslim ze se tam taky lisil proces o jednu ci dve generace.
Ten centrální hub je prý 14nm, nejspíš v tom je veškeré I/O, PCI-E linky 3.0 a možná 4.0 ? Možná i nějaká L4 cache a paměťový řadič?
žiadne možno
AMD EPYC Server CPU Updates
- The industry’s first x86 PCIe 4.0-capable platform demo, featuring a Radeon Instinct MI60 processor to accelerate image recognition.
“Rome” is sampling with customers now and is expected to be the world’s first high-performance x86 7nm CPU.
https://www.amd.com/en/press-releases/2018-11-06-amd-takes-high-performa...
Mark Papermaster oznámil 20% zvýšené IPC oproti Zen+ v interných benchmarkoch. Som zvedavý na reálne aplikácie. Zvýšené IPC má byť zásluha nového Infinity fabric.
AMD sa zdá sa prekonáva
22. 2. 2017
AMD připravila velké překvapení: IPC procesorových jader Zen není zvýšené o „až 40 %“, ale o „více než 52 %“.
https://diit.cz/clanek/oficialni-specifikace-ceny-ryzen
Zvěsti: Zen 2 zvýší IPC o 10-15 % a přinese až 16 jader pro AM4
20. 7. 2018
IPC +10-15 %
Zen přinesl nárůst IPC 52 % oproti architektuře Excavator (APU Carrizo, Bristol Ridge, Stoney Ridge), Zen+ dále IPC o několik procent skutečně (latencemi cache) i zdánlivě (odlišně řešené turbo častěji dosahující vyšších taktů) zvýšil a v příznivých situacích dosahuje zhruba 97 % IPC Coffee Lake, v méně příznivých je to méně
https://diit.cz/clanek/zen-2-zvysi-ipc-prinese-16-jader
Estimated increase in instructions per cycle (IPC) is based on AMD internal testing for “Zen 2” across microbenchmarks, measured at 4.53 IPC for DKERN +RSA compared to prior “Zen 1” generation CPU (measured at 3.5 IPC for DKERN + RSA) using combined floating point and integer benchmarks.
https://www.amd.com/en/press-releases/2018-11-06-amd-takes-high-performa...
4,53/3,5=1,294
Aj keby to bolo voči Zen a nie Zen+ a platilo tých 20% voči Zen+, tak by Zen+ pridal voči Zen-u
1,294/1,2= 1,078 teda 8%
A voči Excavatoru je to iná liga
1,294*1,52= 1.967 teda 96,7% za 19 mesiacov, skoro nepriamy Moorov zákon
A jsou už nějaké informace, jak přesně se vylepšila AMD Infinity Fabric?
A co taková integrovaná grafika, která by měla přístup do L4 cache... Pokud se stejný design promítne do Mainstream procesorů, centrální IO by umožnilo připojit samostatné GPU, které by zároveň mělo přístup do L4. Hlavním nepřítelem dnešních integrovaných grafik jsou datové propustnosti, L4 by tomu pomohla ohromně. Takový Zen2 s integrovanou Vegou by pak byl řekněme na úrovni GTX 1050?
To je dost divoká spekulace. 107 - jádro 1050 má 3,3 miliardy tranzistorů a 130mm^2 plochu čipu a datovou propustnost 112GB/s. GPU část v Ryzen 5 2400G má 1,6 miliardy a propustnost 38MB/s.
Ta propustnost Vegy 11 v R5 2400G je klidně i vyšší, záleží to na rychlosti RAM.
To ano. Na druhé straně je třeba dodat, že ji sdílí s procesorem takže může být v reálu ještě menší.
64 jader? Na to bych chtěl platit serverový Windejsi.
Kdo by chtěl na takovémto hardwaru používat OS, který "by design" neumí využít 30 až 50% z dostupného výkonu byť jen 32 jádrové varianty tohoto CPU? A u 64 jádrové varianty si můžeme domyslet že to vzhledem k další dvojnásobné paralelizaci úloh lepší nebude, spíš ještě horší... Windows na takovýchto sestavách poběží přímo na železe minimálně protože se to nevyplatí, smysl to dává leda ve virtuálu. By the way - nepochvaloval si Microsoft nedávno jak hezky mu Azure spolupracuje s Linuxem? :-D
pokud mě paměť neklame, tak pokud bereš edici "datacenter", tak ji licencuješ podle toho, kolik jader ti běží "vespod", ne kolik jader ti běží v té či oné virtuálce.
A není potom lepší danou edici OS tak nějak vypustit úplně? :-) Microsoft bude mít na 2P sestavě se 128 fyzickými jádry za licence asi pěkný vývar ale to je prvně musíš chtít nainstalovat aby ho měl. Zase jedna takováhle bedna utáhne celá patra kanceláří tak se to pořád může vyplatit.
je fakt, že najít využití pro 128C v kombinaci s Windows bude značně omezené, ne-li nulové.
Já táhnu středně velkou fabriku s 2x 2Px10c/20t, a zrovna jsem na to bral WS2019DC a taky se mi protočila kukadla, co za to MS chce.
Vyuziti je jednoduche a snadne - Windows Server + SQL server. To je uz ted vicemene jedina vec, ktera dokaze vytizit 2x48jadra a prostor pro rust je veliky.
Cena licence na windows je pak irelevantni - cena licence SQL serveru z ni udela poznamku pod carou (a z ceny procesoru taktez). Pridejte par tera RAMky... a seznamte se s novym back-endem alza.cz (napriklad - ale zrovna mimozemstan je znam tim, ze vetsina business logiky bezi v databazi).
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.