S (pravděpodobně oficiálním) označením Zen 4D se dostáváme do trochu komplikované názvoslovné situace. Někdy po Vánocích uvede AMD Zen 3 s V-cache, který vznikl (zjednodušeně řečeno) navrstvením přídavné L3 cache na procesorový čiplet Zen 3. Vrstvení čipů se tradičně označuje zkratkou „3D“, a tak - byť AMD používá označení „Zen 3 s V-cache“, se pro toto řešení vžil kratší název Zen 3D.

Epyc Bergamo

Jenže Zen 4D, o kterém je tento článek, je něco zcela jiného, název nesouvisí s vrstvením a nejde o nástupce Zen 3D. Před pár dny jsme si v jednom článku na téma serverových procesorů Epyc níže uvedenou tabulkou připomněli, že AMD pracuje na Epycu Bergamo, který vychází z architektury Zen 4 a disponuje až 128 jádry.

• 128jádrový Epyc se jmenuje Bergamo a cílí na ARM systémy

Jenže navzdory dosavadním očekáváním není Bergamo čip, do kterého AMD prostě nacpala 16 čipletů namísto 12 a trochu je podtaktovala, aby energeticky lépe konkurovaly ARM procesorům. Bergamo bude postavené na Zen 4D. Tím se dostáváme k faktu, že „D“ v tomto značení znamená Dense a označuje jádra Zen 4 upravená tak, aby se jich na jednotku plochy vešlo podstatně více.

Jádro Zen 4D se pravděpodobně bude oproti Zen 4 lišit přepracovaným systémem cache, který nejspíš zahrne poloviční L3 cache, omezenější podporou vysokých frekvencí a nejspíš i omezenějším feature-set. Důsledkem toho bude o něco nižší jednojádrový výkon, ale podstatně vyšší výkon vícejádrový. Prostě dvojnásobek jader, ale o něco nižší takty.

Epyc Bergamo se podle současných zvěstí chystá zhruba na druhý kvartál roku 2023 (cca za rok a půl).

APU Strix Point

Jak už bylo řečeno, jádra Zen 4D se rovněž objeví v APU Strix Point, kde by měla doprovázet jádra Zen 5. Zdá se, že AMD chce využít jejich nižší energetické nároky pro mobilní zařízení. O Strix Point jinak mnoho nevíme, snad jen že má vzniknout na poměrně vzdáleném 3nm procesu TSMC, což ho (v kombinaci s informací o jádrech Zen 5) může stavět na první pololetí 2024. Očekává se, že by tento produkt rovněž mohl být vybaven SLC (System Level Cache), tedy jakousi Infinity Cache sdílenou pro grafické jádro i (velká a malá) jádra procesorová. Ta by však mohla pomoci především integrované grafice, až přestanou samotné DDR5 stačit jejímu výkonu.

• „Malá jádra“ pro Zen 5 nebudou až tak malá, půjde o derivát Zen 4
• Infinity Cache pro APU? AMD nejspíš chystá něco lepšího

O nasazení Zen 4D mimo APU a servery zatím nejsou žádné informace. Buďto tedy AMD prozatím v desktopu řešení ve stylu Intel Alder Lake nechystá, nebo se jí to daří tajit podstatně lépe než informace o mobilním a serverovém segmentu. Je však možné, že se skutečně zatím takový produkt nechystá a kombinace zatím cílí na mobilní segment, kde tolik nevadí případné omezení instrukčního setu větších jader (případná absence AVX-512 v úsporných noteboocích není zrovna něco, co by uživatele bolelo); krom toho „malá“ jádra vzniklá jako derivát „velkých“ poskýtají určitý potenciál menšího vzájemného omezení - například obojí budou pravděpodobně podporovat SMT a instrukční set by mohl být podobný.