O APU Strix Point, 3nm (primárně) mobilním řešením s jádry Zen 5, jsme se dozvěděli první porci informací koncem dubna, před měsícem.

• 3nm Zen 5 APU Strix Point přinese variaci na big.LITTLE

Tento produkt, chystaný zatím na rok 2024, by mohl být prvním procesorem AMD, který v jednom kusu křemíku kombinuje jádra dvou různých x86 architektur. Větší jsou Zen 5, o architektuře menších jsme ještě v dubnu nevěděli.

Zen 5 + Zen 4

Podle (již celkem ověřeného) leakera Vegeta budou menší jádra postavena na architektuře Zen 4. Podle (doposud nepříliš známého) leakera Bullsh1t_Buster má jít konkrétně o jádra nazvaná Zen 4D, tedy jakýsi derivát, který se asi v některých ohledech může lišit.

Co to znamená: V první řadě stojí za pozornost, že jde o kombinaci různých jader, ale s ohledem na očekávatelný rozdíl jedené generace Zenu rozhodně nepůjde o rozdíl násobků IPC, jako tomu je u Intelu a jeho procesorů Lakefield nebo Alder Lake. To s sebou nese jednu podstatnou výhodu. Zatímco třeba u Lakefield malá jádra nepodporují AVX / AVX 2 a velké jádro, má-li být použito v tandemu s malými, tyto instrukční sady pak rovněž nemůže používat, u APU Strix Point toto omezení nebude, neboť lze očekávat, že podpora instrukčních sad na Zen 4 a Zen 5 - nebude-li totožná - bude alespoň velmi podobná.

SLC alias Infinity Cache i pro procesorová jádra

Jmenovaný leaker rovněž hovoří o jakési L4 cache, která by podle něj mohla fungovat jako SLC, tedy jak pro procesorová tak grafická jádra. O pravděpodobné transformaci Infinity Cache na SLC v rámci APU, jsme vás informovali (v podstatě exkluzivně) na začátku dubna.

• Infinity Cache pro APU? AMD nejspíš chystá něco lepšího

APU se tak, podobně jako GPU generace Radeon RX 6000, může stát méně závislé na propustnosti paměťové sběrnice. V kombinaci s DDR5 pamětmi, které přinášejí 50-100% nárůst datové propustnosti, lze v nadcházejících letech čekat více než párprocentní nárůsty výkonu integrovaných grafik.

Zen 4

Pokud je řeč o Zen 4, můžeme se podívat i do trochu bližší budoucnosti než je APU roku 2024. Ty ovšem zatím berte s jistou rezervou, dokud je nepotvrdí více zdrojů.

Desktopová řada procesorů nazývaná Raphael existuje v návrzích jak pro 16jádrovou verzi (dva x86 čiplety), tak pro 24jádrovou verzi (tři x86 čiplety). Právě to by patrně byla verze se 170W TDP, o které jsme informovali před týdnem:

• Zen 4 / Raphael: až 120W TDP, speciální edice až 170W, 28 PCIe linek

Je téměř jisté, že AMD neplánuje 24jádrovou verzi vydat v první vlně produktů Zen 4. Není ani zcela jisté, zda půjde na trh. Možná podle toho, jak silnou konkurenci nabídne Intel, případně může být vydána jako půlgenerace mezi Zen 4 a Zen 5 (jakýsi Zen 4+).

Zatímco procesorové čiplet budou vyráběné 5nm procesem, centrální čiplet se zatím jeví jako 6nm. Pokud to shrneme, plánuje AMD 6nm proces používat pro paměťové čiplety Navi 31, Navi 32, celé jádro Navi 33, centrální čiplety Raphael / Zen 4, celé APU Rembrandt / Zen 4 a uvažovat můžeme rovněž i o high-end čipsetech pro Zen 4, které mohou (byť nemusejí) být postavené na totožném křemíku jako právě centrální čiplety Raphael / Zen 4. To je opravdu hodně 6nm křemíku, což může zároveň souviset s tím, proč se mluví o zrušení 6nm Zen 3+: Blokoval by kapacity na důležitější projekty. CEO AMD Lisa Su se už před lety v souvislosti se Zenem vyjádřila ve smyslu, že se AMD nechce soustředit na produkty s marginálním mezigeneračním výkonnostním posunem. Byť neměl být přínos Zen 3+ úplně marginální, zcela jistě jde o méně ambiciózní projekt než Zen 4 nebo Navi 30, takže pokud z nich musel jít některý stranou (ať už dočasně nebo definitivně), nelze se divit tomu, který byl vybrán.

Plány s volitelnou integrovanou grafikou by alespoň prozatím mohly být živé (ve staré roadmapě byly vyznačené přerušovanou čárou, což znamenalo nejisté plány). A zdá se, že zatímco Zen 4 APU (Rembrandt) obsahuje integrovaný USB 4.0 řadič, v případě velkých desktopových procesorů Raphael spíš na úrovni jádra integrován nebude a AMD ponechá volbu, zda základní desky osadit samostatným USB 4.0 řadičem, na jejich výrobcích.