Problémem DRAM coby cache v procesorech však doposud bylo, že výrobci ji neuměli udělat SOI výrobním procesem. Proto se třeba AMD zhruba před rokem začala více kamarádit s firmou Innovative Sillicon, aby se společně pokusili nasadit do procesorů coby cache typ paměti Z-RAM, kde jeden bit sestává už prakticky jen z jednoho tranzistoru a k udržení stavu využívá tzv. „floating body“ efekt právě SOI výrobního procesu (tranzistor proti izolační vrstvě v podstatě sám vytváří kondenzátor a tak udržuje stav i bez nutnosti neustálého občerstvování).

Firmě IBM se nyní nicméně podařilo vytvořit DRAM paměť SOI výrobním procesem, přičemž těmi prvními, které by to měly v praxi využívat budou procesory vyráběné 45nm technologií, objevit se mají příští rok. Vyšší hustota DRAM oproti SRAM umožní aplikovat do procesoru množství cache někde od 24 do 48 MB, přičemž dalším pozitivním efektem je nižší spotřeba (Z-RAM by měla být ještě dvakrát tak hustější, ale AMD a Innovative Silicon se zatím s vývojem nějak moc nahlas nepochlubily). Možná se vám také vybaví naše nedávné povídání o technologiích vyvíjených v laboratořích Intelu, kde jsme v závěru hovořili o možnosti „stohování“ křemíkových vrstev na sebe, kdy by takto firma Intel mohla aplikovat paměť DRAM přes celou plochu čipu procesoru v další vrstvě. Tak by se dalo dosáhnout třeba i 256 MB na procesor, přičemž další vrstvy by mohly toto množství ještě znásobit.

Možná také víte, že AMD úzce s IBM spolupracuje. Zatím však není známo, zda by technologii „DRAM cache v procesorech“ předala IBM i AMD. Každopádně budoucnost vypadá opět zajímavě.