Raja Koduri s oblibou ukazuje hardware, které má od vydání ještě hodně daleko. Na jednu stranu tím dokáže přitáhnout pozornost, na stranu druhou mnohdy následuje zklamání, když vyjde najevo, kolik času ještě uteče do skutečného vydání. Tentokrát ukázal pouzdro plné „všelijakých různých křemíků“, o němž ale nenapsal víc, než že představuje 7 pokročilých křemíkových technologií.

Hned v druhém odstavci (zde je šance, že si to ještě někdo přečte ;-) začnu tím, že jde o jiný čip, než byl onen velký produkt překrytý heatspreaderem a doplněný monočlánkem pro ilustraci rozměrů:

Pouzdro s monočlánkem má jiný poměr stran a pokud si v editoru přes něj položíme obrázek novinky a upravíme, aby oba produkty byly na délku stejné, bude novinka o 17 % širší. Předpokládá se, že pouzdro překryté heatspreaderem (IHS) je Xe HP, kdežto novinka je Xe HPC.

• Xe - GPU Intelu 12. generace nebo novější (včetně integrovaných)
• Xe DG1 - první samostatné GPU s 80-96 EU
• Xe HP - High Performance
• Xe HPG - High Performance Gaming (herní produkt)
• Xe HPC - High Performance Compute (výpočetní produkt)

Trochu nejasno je kolem Xe HP a faktu, že na jednu stranu se objevovaly zprávy, že právě HP má být monolitický produkt, který Intel přezdívá „Baap of All“ a na stranu druhou se později objevily slajdy, ve kterých Intel uvádí v souvislosti s HP použití můstků EMIB, což vyvrací monolitickou podstatu produktu.

Vraťmě se ale k novince na obrázku. Xe HPC v provedení nazvaném Ponte Vecchio vzniká jakožto akcelerátor určený do opakované odkládaného, rušeného, přepracovávaného a obnovovaného projektu superpočítače Aurora. Původně měly tuto roli zastat akcelerátory Xeon Phi (deriváty Larrabee), ale protože po tři generace nedosahovaly požadovaných výkonnostních parametrů, myšlenka padla a Intel rozjel novou grafickou divizi, jejímž primárním cílem, který dostal absolutní přednost, měl být právě Xe akcelerátor pro Auroru.

Na fotografii vidíme dva centrální velké útvary, kolem nich (z našeho pohledu nad nimi) čtyři stejně velké obdélníčky, které rozměrově připomínají HBM paměti. Dole čtyři stejně velké téměř čtvercové útvary a nakonec (vpravo nahoře a vlevo dole) dva různé obdélníčky.

Zda jsou centrální útvary dva monolity (s náčrtem funkčních bloků) nebo dvě těsná seskupení čipletů, není ze snímku jasné. První možnost by se zdála pravděpodobnější s ohledem na vysoký počet dílků (20), ale pokud si vezmeme k ruce starší schema z Anandtechu…

…vypadá to, že jde v podstatě o pouzdro v pouzdře, tudíž nejde o dva centrální monolity, ale o dva centrální slepence (bez pejorativního nádechu, prostě to jsou shluky ze slepených kousků křemíku). Zhruba čtvercové úseky, kterých obsahuje každý centrální slepenec osm, by byly samotné výpočetní bloky ve schematu značené jako „Xe HPC“. Úzké obdélníčky mezi nimi bude XeMF, tedy sběrnice s cache propojující výpočetní bloky vzájemně i s HBM.

S ohledem na schema se jako HBM paměti jeví nejen typické obdélníčky (nahoře nad slepenci), ale i atypické čtverečky (dole pod slepenci). Dolní čipy jsou evidentně něčím jiné, mohou mít odlišnou kapacitu nebo může jít o nějaké semi-custo HBM - to zatím nevíme. Zbývající dva obdélníčky (vlevo dole a vpravo nahoře) vypadají na komunikačním rozhraním pro spojení více pouzder nebo pro komunikaci s ostatními prvky.

Koduri hovoří o sedmi technologiích, z čehož část budou technologie výrobní (např. 7nm proces) a část technologie spojovací a pouzdřící - můstky EMIB, vrstvení Foveros, TSV vrstvení HBM pamětí, možná 2,5D pouzdření CoWoS u TSMC (nebo jeho obdoba u Intelu) a podobně. Každopádně je zřejmé, že na pouhé propojení funkčních prvků bude muset klapnout velké množství propojovacích a pouzdřících technologií.

Závěrem by se hodila malá rekapitulace stavu projektu Aurora. Naposledy jsme postup prací řešili před třičtvrtě rokem, na jaře 2020, kdy Argonne Labs sdělila, že se s kompletací počítá v roce 2021, tedy letos. Že by Aurora mohla být dokončena před koncem roku 2021 se však nezdá reálné, neboť projekt má stát na procesorech Sapphire Rapids a akcelerátorech Ponte Vecchio. Shrnutí situace se Sapphire Rappids přbírám z našeho prosincového článku:

Vzhledem k tomu, že zprávy o konci CEO Boba Swana i outsourcingu u TSMC se potvrdily, se daný zdroj nebude mýlit ani v situaci kolem Sapphire Rapids.

Pokud jde o akcelerátory Ponte Vecchio, víme, že Intel v těchto dnech bude teprve zapínat první vyrobený vzorek (nevíme, zda úspěšně) a při současné situaci (výrobou počínaje, logistikou konče) v kombinaci se složitým pouzdřením a závislosti výroby na řadě subjektů, je zcela nereálné, aby Intel mohl spustit sériovou výrobu a plný počet hotových bezproblémových akcelerátorů někdy před koncem třetího kvartálu dodat, aby ve čtvrtém mohlo být smontováno a plně vybavená Aurora spuštěna. Ale to už asi nikoho nepřekvapí, zvlášť pokud situaci sleduje dlouhodobě. Zakončíme to jednou větou z článku o Auroře z roku 2015: „Superpočítač složený z více než 50 tisíc uzlů by měl být připravený k předání v roce 2018.“