Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Copyright © 1998-2024 CDR server s.r.o.
Všechna práva vyhrazena.
ISSN 1804-5405.
Pro APU stejně musí AMD navrhnout jiný ten centrální čiplet, ten, co dává do Ryzenů bez grafiky, je navržený pro spolupráci se dvěma procesorovými čiplety.
Pokud bude Renoir do notebooků, je třeba počítat s 15W - 35W verzemi s nízkou spotřebou. Osmijádro + chipset se do toho nevejdou.
Důvod by měl být jaký?
Důvody: stávající CPU nejdou pod 65 Watt, chipset samotný má 10-15 Watt, jak je vidět na čipsetech na deskách s X570. Pokud vydají nový čipset pro APU na 7nm, můžeme počítat se spotřebou cca 5-7W jen pro čipset integrovaný v APU.
Pořád počítám s definicí "APU" do 35W. Na těchto procesorech nám jede skoro celá firma. APU s vyšší spotřebou nemají zatím ekonomické opodstatnění.
1. Řeč je integrovaném čipsetu, který je součástí všech procesorů a APU architektury Zen / Zen+ / Zen 2 a jehož spotřeba je již zahrnuta v TDP procesoru.
2. Už minulá generace Ryzenů měla v nabídce osmijádrový 45W model: https://www.amd.com/en/products/cpu/amd-ryzen-7-2700e
3. Pokud je AMD schopna v rámci TDP, kterého dosahoval 8jádrový Ryzen 7 2700X, se Zen 2 nabídnout 16jádrový model, tak jaký by měl být logický důvod, aby nebyla schopna zdvojnásobit počet jader při zachování TDP i v ostatních segmentech?
4. Intel plánuje koncem léta vydat 14nm 15W 6jádrové procesory. Na 14 nm to jde, ale na 7 nm ne?
Ad 1) čipset v Ryzen 3800x je stejný jako externí čipset X570, jestli se nepletu. Tj. i od interního očekávám spotřebu 10-15W.
Ad 2) podtaktovaný desktopový model je možný do DTR, ale ne do dnešního mainstreamu - ultrabooků, mini PC. Do větších PC můžete dát normální CPU + GK
Ad 3) I/O - PCI, DDR řadiče neškálují stejně dobře jako paměti a výpočetní jednotky.
Ad 4) Intel vyrábí monolit. Monolit má výhodu nižší spotřeby při vnitroprocesorové komunikaci. Pokud AMD s něčím přijde na 15W, čekám monolit, v krajním případě Si interposer, kvůli nízké spotřebě. Větší 7nm čipy má zvládnuté díky GK Vega a Navi. 15W je vysoceobrátkové zboží, tj. zde je tlak na nízkou cenu nejvyšší
1. Není. Není důvod srovnávat s externím čipsetem, který je jednak více vybavený a jednak vyráběný 55nm procesem oproti 12nm čipletu.
2. Neříkám, že se má podtaktovaný desktopový model dávat do ultrabooků. Jen ukažuji, že už 12nm desktopový model neoptimalizovaný pro mobilní použití bylo možné sériově vyrábět s TDP 45 wattů.
3. To přeci není podstatné. Pokud mi nový výrobní proces v kombinaci s novou architekturou umožňuje při zachování počtu jader snížit TDP na polovinu, pak logicky mohu vyrábět produkty s 2× vyšším počtem jader při zachování TDP. Spotřebu případných integrovaných prvků není potřeba zvlášť řešit, protože ta už je v rovnici zahrnutá.
4. „Intel vyrábí monolit.“ - Nikoli. Všechny stávající U-procesory Intelu se skládají ze 2-3 čipů:
https://cdn.mos.cms.futurecdn.net/RM2iVrMcuKbnPSjaxp546n.jpg
https://www.notebookcheck.net/fileadmin/Notebooks/News/_nc3/133503_15827...
Ad 1) viz We also learned that the actual X570 chipset is a 14nm variant of the 12nm I/O die inside the Ryzen 3000-series processors, which is a clever reuse of the technology that will ultimately lower costs...
https://www.tomshardware.com/news/amd-ryzen-3000-zen-2-microarchitecture...
Ad 3) ne vše škáluje stejně dobře s nanometry. I/O dnes spotřebovává významnou část energetického rozpočtu procesoru. A právě u I/O neklesá spotřeba tak rychle jako u logiky. 50% energetického rozpočtu EPYC 1. generace byla komunikace, jestli se nepletu.
Ad 4) máte pravdu. U Intelu je obsluha pomalejších sběrnic přes PCIe připojená k CPU (APU) přímo na substrátu. Dovolím si však tvrdit, že jde filozofií o jiné řešení než používá AMD.
1 ) Doporucuji se nejdriv podivat na specifikace. Jiny pocet pci-e linek. Jiny pocet sata portu. A jiny pocet podporovanych usb portu. Takze asi tezko bude ryzeni i/o chip stejny jako x570 chipset...
Je mi líto, ale jiné informace než z internetu nemám. Jak jsem koupil, tak prodávám. Samozřejmě jsem mohl špatně nakoupit. Za to se omlouvám.
Jiný počet USB/SATA může znamenat jen jiné routování výstupů.
Tak to mas napsat hned, ze to mas ze zdroje Jedna Pani Povidala :o)
Prohlidni si prezentaci od amd a pochopis, jak moc se mylis: https://diit.cz/sites/default/files/computex_amd_x570_and_am4_platform_0... a https://diit.cz/sites/default/files/computex_amd_x570_and_am4_platform_0...
Oba mají 32 linek PCIe 4.0, po skupinách programovatelných jako SATA nebo USB 3.0 (10Gbps). Tj. i když to není stejný křemík - dle THW je R3000 12nm, X570 14nm, tak mají stejnou PCIe konektivitu. Přečetl jsem ty grafiky špatně?
Tak tohle uz je mimo me schopnosti spocitat tomu realny pocet pci-e linek. O tom jak to ma byt zapojeny presne informace nejsou. Podle popisu od amd tech linek vychazi min jak 32. Podle toho co maji nakresleny v grafech to vychazi vic nez 32. Ale podle toho co predvedli vyrobci zakladnich desek ty grafy nesouhlasej a je spravne text.
myslím, že jakoukoliv variantu s čiplety můžeme předem vyloučit vzhledem k cenovému segmentu do kterého APU směřují. Takže APU bude na 99,9% monolit.
Pokud jde o otázku, zda IO čip v Ryzen 3000 CPU je stejný jako x570 čipset, tak nevím. Ale určitě to nelze rozhodnout jen na základě toho, že je tam jiný počt PCIe, SATA a USB. AMD v obou případech (CPU i čipset) totiž může používat "multiprotocol controller".
https://forums.anandtech.com/threads/a-long-rant-about-how-i-hate-socket...
Ano to AMD pouziva a vyrobce zakladni desky si muze vybrat co pouzije. To maji zakresleny v prezentaci https://diit.cz/sites/default/files/computex_amd_x570_and_am4_platform_0...
Nevidim jedinej duvod proc davat do ultrabooku neco jako X570. Ryzen 3xxx bezi bez problemu na starsich chipsetech.
Apple dava inteli osmi jadro i do ultratenkyho Macbooku Pro, takze neni duvod proc by nemelo byt osmi jadro i od AMD.
Mohlo by být, pro Apple...
@no-X: "Důvod by měl být jaký?"
cena :-)
a spotřeba ;)
"u nového drahého procesu vyšší výtěžnost (a tím pádem výrazně nižší cenu)" - místo výrazně bych řekl "o něco málo"...
Ta výroba na 7nm není žádná experimentální (60-75 %), normálně kolem 85 % - 90 %. Čili jestli jim vznikne o 5 % víc čipů nebo míň je už celkem buřt. (čísla hádám)
"stávající 12nm čiplet pro Ryzen 3000" je myšleno co? CPU část SoC nebo čip? Bych těmi čiplety šetřil...
„místo výrazně bych řekl "o něco málo"...“
Už na 14nm procesu, který byl obecně levnější než 7nm a AMD na něj ještě měla lepší ceny od GlobalFoundries, znamenalo skládání úsporu 40 % nákladů na křemík.
https://diit.cz/clanek/skladani-procesoru-z-modulu-snizuje-naklady
„Ta výroba na 7nm není žádná experimentální (60-75 %), normálně kolem 85 % - 90 %.“
Výtěžnost závisí na ploše čipu a požadované frekvenci, nedá se obecně vyjádřit jedním číslem.
„Čili jestli jim vznikne o 5 % víc čipů nebo míň je už celkem buřt. (čísla hádám)“
To funguje jinak. Pokud mám na ploše 800 mm² jeden defekt, pak při:
- výrobě 800mm² čipu vznikne buďto čip, ze kterého je nutné část deaktivovat, aby ho bylo možné prodat - nebo bude na odpis, pokud defekt vyjde do části, která není redundantní
- výrobě 4 200mm² čipů vzniknou 3 plně funkční a jeden, ze kterého bude potřeba část deaktivovat nebo ho vyřadit
- výrobě 8 100mm² čipů mám 7 plně funkčních a jeden, ze kterého bude potřeba část deaktivovat nebo ho vyřadit
Zatímco při výrobě 800 mm² čipů budu po většinou vyrábět zmetky, které lze buď prodat jako částečně neaktivní (tedy ne za plnou cenu) nebo je recyklovat (100% ztráta), tak při výrobě modulů a čipletů mohu vždy složit plně aktivní produkt, který lze prodat za plnou high-end cenu. Dokonce i produkt složený z z čipletů, které nejsou plně aktivní, lze díky tomu prodávat za high-end ceny, viz R9 3900X.
„"stávající 12nm čiplet pro Ryzen 3000" je myšleno co?“
https://diit.cz/clanek/centralni-ciplet-epyc-rome-je-14nm-ale-ryzeny-maj...
"skládání úsporu 40 % nákladů na křemík." - o skládání se nebavím, celou dobu se bavím o celém APU, tj. kolem těch max. 150mm2, tj. i zde: "Výtěžnost závisí na ploše čipu a požadované frekvenci". Navíc zrovna u APU ta frekvence nebude na krev.
"stávající 12nm čiplet pro Ryzen 3000" jsem myslel, že se bavíme o APU 3000...
"to funguje jinak":
To je jasné, co píšeš, ale ty čísla nejsou v tomto případě tak drastická (půlit nebo nepůlit 150mm2 versus dávat to na interposer), protože co chyba, to neznamená úplnou nepoužitelnost. Možná nVidia s tím takto bojuje u 800mm2 prasečiny, kterou chce mít bez chyb a nechá si to zaplatit.
„o skládání se nebavím“
Promiň, ale Ty jsi citoval mojí větu, kde hovořím o tom, jakou úsporu přináší skládání. Tuto větu jsi rozporoval. A když se Ti to snažím vysvětlit, tak tvrdíš, že se o skládání nebavíš. Takovým způsobem se daleko nedostaneme :-)
"2× 100 mm² křemíku má u nového drahého procesu vyšší výtěžnost (a tím pádem výrazně nižší cenu) než 1× 200 mm²" - výtěžnost máš vyšší, to jistě, ale cenu výrazně nižší nemá. Zejména, pokud fabuluješ s osmi jádry, tak 90 % čipů z waferu je normálně použitelných.
Mimochodem, já bych naopak řekl, že vyvinou 150mm2 monolit 4 jádra 8 vláken a grafiku nechají co se týče shaderů téměř jak je, tj. těch 768 nebo 896 (spíš ne), protože rDNA přece 40 % + raketa.
Cena waferu je konstatní. Pokud z daného waferu vyrábím produkty takovou metodou, která má vyšší výtěžnost, tak se mi tím logicky sníží výrobní náklady na jeden funkční produkt, protože z jednoho waferu vyrobím více funkčních produktů.
Ano, o něco málo a co ušetřím, zaplatím za interposer...
Mimochodem, těch 35W je v reálu 65W, při plném rozletu v desktopu 95+ W. Takže AMD začně teprve vyrábět, co nyní slibuje. Proto musí začít spotřebově od spodu a né lidem nutit 16 vlákno a málem výkon RX470ky, to nikdo nebude kupovat. Nebo vidíš za malou nabídkou/poptávkou po AMD noteboocích ilumináty? ;) Nebo ještě jinak, máš pocit, že bude AMD končit s výrobou RX560ky?
Jediný, co mohou udělat, je vzít 7nm čiplet 8/16 a k tomu prdnout 14nm IO s tou jejich embedded DRAM, vedle Navi a to bych teda hodně čuměl na drát. (a prodat to Applu) Jinak normálně čekám malinky APU, možná těch 6 jader jakože jo.
Tam žádný interposer není.
OK, "drahé PCB".
Nerozumím, proč by mělo nějak významně ovlivňovat cenu, jestli má pouzdro 500 kontaktů vpravo a 500 kontaktů vlevo oproti tomu když má 1000 kontaktů uprostřed.
Protože nebude mít 4 vrstvy ale 17.
Mimochodem, jestli to EPYCký 14nm IO fakt bude mít pseudo static RAM, tak vzhledem k osmi kanálům za touto L4 cache to bude muset být i vnitřně buď vyloženě jakoby 8 x 64MB DRAM čipů (například) s nějakou předřazenou SRAM nebo jiná divočina a la IBM Broadway v Nintendo Wii (jednotransistorová SRAM - moudra z wikipedie, to by byli ti inženýři v GF, borec na konec), aby to ty RAMky nebrzdilo. Tak či tak 1GB této divočiny vedle Navi by mohl být fičák - asynchronní grafická paměť s rychlostí (latencí) cache (sic).
Počkám si, na co bude čekat Redmarx...
Notasy me neberou, takze v tomto pripade na nic necekam.
Čiplet ze 3
"APU by teoreticky mohly tvořit tři různé čiplety: procesorový, grafický a čipsetový. Procesorový by mohl zůstat takový, jaký je. Pak by např. v první generaci mohla být APU až šestijádrová (vyrobená z kousků křemíku, které nejsou plně funkční) a v druhé, vydané později, až osmijádrová. Čipsetový čiplet by mohl zůstat na 12nm procesu, ale stál by asi za zjednodušení pro snížení nákladů. Méně PCIe linek, méně USB. V noteboocích jich stejně není mnoho zapotřebí a v desktopu může výbavu rozšířit samostatný čipset podle výběru zákazníka.
Čiplet ze 2
V případě takto nízkých ploch by však mohlo dojít na úpravu a sloučení některých dvou čipletů do jednoho. Mohlo by být žádoucí (jako samostatný) zachovat procesorový čiplet. Ten je již navržený a vyráběný. Sloučená by pak byla grafika s čipsetem. "
Čiplet z 2 je najpravdepodobnejší. Ale existujú aj extrémistickejšie verzie
1. Jeden CPU čiplet by obsahoval APU - teda aj GPU
2. Nový CPU čiplet by obsahoval aj časť GPU (alebo menšiu GPU schopnú "Crossfire" s GPU v inom čiplete) alebo bol by bez nej, a podľa počtu čipletov s GPU by mohli byť rôzne modely---
Proč by mělo "určitě zůstat 16 ROP"? Jedním z hlavních důvodů velkého nárůstu herního výkonu při nižším počtu SP je právě dvojnásobný počet ROP (na úroveň podobnou Nvidii), ne?
přesně, to taky...
Protože se počet ROP na 16 zvýšil teprve u Raven Ridge. Do té doby bylo 8. Počet ROP nemá smysl zvyšovat, pokud se adekvátně tomu nezvýší datová propustnost. No a nakonec, ROP stojí hodně tranzistorů a s těmi je u produktu, který je určený pro nižší cenové relace, potřeba šetřit. Zvlášť u 7nm procesu, který je historicky nejdražším výrobním procesem, jaký kdy byl.
OK. Neřekl bych, že je to dost na "určitě", ale spíše na "pravděpodobně" ano.
Dále by mě zajímalo, jaký je teď vztah mezi ROP a bloky CU (Shader Engine?) - z prezentace architektury to vypadá, že již nejsou tolik svázané jako u GCN. Bylo by možné mít např. 1024 SP a 24 ROP?
Za mě myslím, že 24 ROP by při (ne)rychlosti těch pamětí ještě poznat bylo. Shadery bych rád taky viděl jako 1024, ale obávám se vrozené finanční připosranosti AMD. Největší přínos by měla tříkanálová RAMka nebo velká L4 cache, ale to už jsme v říši pohádek. Mohou to po GPU stránce okotlit kvůli novým Sunny Cove (která mají 16 - nebo i víc ROP? - ale za jakou MSRP), o to menší rozlet bude na CPU části. Nejlepší by bylo, kdyby vydali víceméně dieshrink na 7nm APU a nějaký ještě další dělo.
GPU v APU Renoir nebude NAVI ale Vega.
Je to ze stejně spolehlivého zdroje, jako když jsi tvrdil, že GPU v Raven Ridge nebude Vega, ale Polaris? :-)
Každý se může zmýlit. Nemám problém přiznat, že co se týče Raven Ridge iGPU, že jsem se spletl.
https://twitter.com/komachi_ensaka/status/1088531565481586688?lang=cs
"Nemám problém přiznat,.."
..ten se povedl :))
https://forum.beyond3d.com/posts/2070942/
a co tím chtěl básník říci ? Ta diskuze tehdy na SA fóru se týkala uplně jiného produktu.
„changes in the underlying implementation did not necessarily have to be driver-visible“
GFX levels nejsou nic víc než programovací modely. Nemusejí reflektovat architekturu. Čekal bych, že po Polaris, která měla stejný GFX level jako Fiji (ačkoli šlo o generaci odlišnou architekturu s odlišným rasterizérem, geometrií a rozšířenou delta-kompresí) a z čehož někteří mylně vyvozovali nesmyslné závěry a veřejně si natloukli ústa, budou lidé brát GFX levels s rezervou, ale vidím, že k posunu nedošlo.
Mě by zajímalo, jaký je zdroj toho tvého dnešní článku, protože nikdo zatím nepotvrdil, že RDNA bude použita i v 7nm APU a to ani ten tebou citovaný WCCFTECH to v článku neuvádí. Takže sis to vlastně vymyslel .-)
Pokud máš pocit, že čteš lidem myšlenky, doporučuji vyhledat odbornou pomoc.
Že je Renoir vybavený Navi, se uvádí od prvního okamžiku, co se toto kódové jméno objevilo.
https://en.wikichip.org/wiki/amd/cores/renoir
AMD má ve slajdu u Renoir poznámku: „Leverage industry-leading Radeon graphics IP“. Nemám dojem, že by to vystihovalo dva roky starou Vegu.
Co tím chci říct: Možné je vše, ale GFX level není důkaz ničeho. Programovací model a architektura hardwaru jsou dvě věci, které nemusejí souviset.
Já čtu myšlenky Redmarxovi, teda zatím na ně čekám... ;)
@NO-X: Tak zkus vysvětlit jak může Navi iGPU nést bloky GFX909, když víme že Navi GPU mají nový CU s jiným uspořádáním a používají tedy jiný programovací model než Vegy a předchozí GCN čipy ? ( 4 x 16 SIMD GCN versus 2 x 32 SIMD u RDNA ) ?
To o čem mluvíš v souvislosti s tím Bridgmanový citátem se týká pouze a výhradně Polarisu. Ten má opravdu stejné GFX jako Fiji, protože Shader Core používá stejný programovací model, tedy CU má stavbu 4x16 SIMD Vektorové jednotky. Ty změny architektury oproti Fiji o kterých mluvíš a které nikdo nepopírá to je vesměs všechno „fixed function“ hardware a ten skutečně nemá na programovací model vliv….. Samotné CU zůstaly stejné a tudíž programovací model se navenek nezměnil.
AMD nemá nějaký zásadní problém s efektivitou malých čipů postavených na GCN jako je integrovaná Vega, kde je stejně hlavním omezením propustnost pamětí takže je nic nenutí k přechodu na RDNA, oni mají problém u větších čipů, kde je poměrně velká disbalance mezi počtem CU a fixním hardwarem ( geometrie/Pixel Engine/cache ) a kde jim to prostě špatně škáluje nad 3500+ SP. Ostatně proto AMD vymyslelo RDNA.
Je docela dobře možné, že „kreativní“ AMD marketing nazve iGPU v APU Renoir jako Navi, to se bohužel nedá vyloučit, nicméně dle informací, které (zatím) víme je velmi nepravděpodobné, že by použitá architektura byla RDNA, protože programovací model se u Navi zcela změnil, takže by jeho bloky neměly nést označení GFX začínající devítkou.
PS: k "„Leverage industry-leading Radeon graphics IP“ můžu dodat jen tolik, že bys neměl tolik žrát ten AMD marketing :-)
hele, kdyz renoire bude mit fixed-function hardware z navi a cu z vegy, protoze optimalizace pro vysoky takty jsou stejne integrovany grafice k prdu, tak tomu budes rikat jak? (:
Z pohledu firmy nedava smysl (z pohledu del42 nejspis ano..), aby AMD vydalo konecne efektivni architekturu blizici se NV a pritom nova APU, ktere boduji prevazne lepsi grafikou, tak jim necha starou architekturu, jeste k tomu v dobe, kdy Intel prichazi na trh s grafikama, ktere zacinaji APU Vegu dohanet.
To dava proste smysl.. ;)
@Tom Buri: prozatím platí rovnice Navi = Nové CU = RDNA = GFX10xx
Když to bude mít CU z Vegy tak to nemůže být RDNA.
Nějaké změny tam ale určitě budou, když má GFX Renoiru vyšší číslo než Vega20/Radeon VII. Jaké, to se teprve ukáže.
@tombomino: pro AMD je hlavní smysl přechod na 7nm a s ním spojená energetická úspora. Ostatně stejný postup AMD aplikovalo u Vegy 20 a Zen2.
O energeticke uspore neni pochyb, ale na co by firma vyvijela nove/upravene graficke jadro, kdyz je potom nevyuzije ve svych novych APU? Uz jen to, ze AMD ma min. 1 rocni cyklus ve vydavani APU a skluz dalsiho pl roku oproti desktopu, tak preci nedaji k novym ZEN2 jadrum znovu Vegu a nechaji si NAVI az na rok konec 2020, zacatek 2021..vzdyt to z pohledu te firmy nedava smysl. Pripravili by se o jedinou konkurencni vyhodu, kterou doted meli vuci Intelu a stejne by tu puvodni "masku" Vega casti musela predelat, minimlane k vuli novejsimu VCE. To by mohlo platit v pripade, ze nebudou mit zdroje/finance nebo je NAVI totalne zmrseny design..
Teoreticky může AMD jako nástupce stávajích APU vydat dva druhy produktů - tedy mohou vzniknout jak menší monolitická APU pro zařízení s nižší spotřebou, která by přišla spíš dříve, tak větší APU složená z více čipletů, které by mohla přijít později. Důvod, proč vydat tu první varinatu (monolit) dříve, vidím v tom, že segment výkonnějších zařízení s vyšší spotřebou už mají pokryt kombinací CPU Zen 2 + dGPU Navi.
Proto bych předpokládal, že první 7nm APU budou spíše podobná Raven Ridge a půjde o monolit. Ostatně zdroj, na který se odkazaovala redakce WCCFTech, měl podlě nich použít formulaci, že jde o "raven ridge refresh on the 7nm node".
Pokud jde o rozdíl mezi GPU Vega a Navi, tak Navi má vylepšený "memory controller" s podporou GDDR6, což se v návrhu levných APU, předpokládám, nijak nevyužije. Dále má Navi vylepšenou jedntku pro řízení napájení - tento blok pravděpodobně pro APU nelze použít.
Pak má Navi vylepšené bloky "multimedia engine" (VCN2) a "display engine" a předpokládám, že tyto části v novém APU použijí - tedy i kdyby teoreticky návrh APU v základu vycházel ze stávajících APU Raven Ridge s Vegou, tak předpokldám, že tyto dva bloky (VCN a display interface) budou tak jako tak budou silně předělané a budou vycházet z Navi.
Pokud jde o výpočetní jednotky tak přesně nevím. Ale dokáži si teoreticky představit, že grafické jádro v prvním 7nm APU může vycházet z Vegy s tím, že jen některé části budou upravené a založené na řešeních z Navi (VCN2 a display interface). Pokud bych stál jako výrobce před volbou, jestli mít teď alespoň nějaké 7nm APU, nebo s kompletně předělaným grafickým jádrem, ale o třeba 10 měsíců později, tak bych si vybral to první.
souhlasím, tohle je velice střízlivá úvaha o tom jak by mohla i GPU v Renoir vypadat .-)
V tom co pisete nevidim problem. Z pohledu firmy ale porad nedava smysl, vyrabet APU s "vybehovou" technoligii Vega, pokud maji byt dalsi produkty zalozene RDNA. Uz jen z duvodu supportu a podpory driveru v budouctnu. Vegu taky nejprve museli upravit pro mobilni/apu potreby stejne jako by upravili existujici NAVI. Jestli to bude monolit nebo ne, o tom nic nepisu a je podle mne v tento moment celkem jedno. Jedine snad, kdyby stavajici NAVI byla opravdu jen "prechodna" jednorocni zalezitost a nynejsi RDNA premalovane GCN, tak se jim mozna vyplati pockat dalsi rok..jinak z pohledu firmy nevidim prinos v pokracovani Vegy v dalsi generaci APU, za predpokladu, ze chteji mit dosavadni konkurencni vyhodu oproti Intelu a "sjednocenou platformu". ALe nejsem AMD, takze co ja vim co si spocitali..
hele možná se budeš divit, ale já s tebou v podstatě souhlasím. Bylo by opravdu lepší pro AMD dát do nového 7nm APU poslední GPU architekturu, ale už v minulosti to takto bohužel nedělali. Když vyšlo první APU Llano, tak jeho GPU používalo VLIW5 GPU, zatímco v desktopu už dávno vládly karty Kajman s VLIW4 a za rohem bylo představení GCN. Llano navíc neslo i starší generaci CPU....
Když konečně vyšlo Trinitity APU s VLIW4 ( říjen 2012 ), Tak desktopové karty už používaly GCN architekturu a takhle to šlo dál s dalšími APU Kaveri, Carrizo/Bristol Ridge.
Jediná čestná vyjímka byl Raven Ridge, který přeskočil čtvrtou generaci GCN Polaris a použil rovnou Vegu GCN5.
Asi bychom byli úplně bez jakýchkoliv pochybností, kdyby leaknuté informace ukazovaly, že Renoir má GFX10. Pak bychom asi nemuseli spekulovat. Jenže nemá. Důvody mohou být různé, jak jsem řekl integrovaná Vega má poměrně málo CU i ROP´s a 7nm sám o sobě nabízí docela dost prostoru pro výrazný posun v perf/watt. Jiný důvod může být ten, že samostané CPU jako takové mají větší prioritu než APU a tím pádem se na ně dostane méně prostoru...
Před "slepencem" musí být vyladěné jeho části. Počítám-li na vyladění konečného čipu 12 měsíců, musím pracovat s tím co je, ne co bude. Před rokem byla k dispozici hotová Vega, včetně ovladačů, proběhl tape-out Zen 2. Nic jiného nebylo.
Od 15W čipu se nečeká převratný výkon, ale výkon/watt. Pokud TSMC 7+nm proces nabídne o 10%+ vyšší efektivitu proti 7nm, čekám, že nový čip bude postavený na tomto novém procesu. Rád bych viděl posun k osmi jádrům, ale vše bude podřízené spotřebě. V nejnižší cenové hladině se patrně udrží APU postavená na 12nm. Na 12nm také čekám možná nová jádra o kterých mluvila Lisa (AMD potřebuje druhou řadu menších jader).
ano, souhlasím. Jedna věc je že monolit APU bude mít určitě zcela jiné die než stávající CPU/GPU a s tím souvisí i délka přípravy čipu (jiné masky atd.) a ta druhá věc s těmi prioritami o kterých jsem psal předtím. Když vyšlo Llano, tak slogan firmy zněl : " Future is fusion" Dneska vzhledem k skladbě CPU a GPU portfolia je zřejmé, že tato vize vzala za své a APU hrají jen okrajovou roli ....
FYI, ISA se u Navi nijak nezměnila a je totožná s Vegou.. Tj. toto ti vůbec nic neřekne.. Má to sice Vega ISA, ale bude to RDNA architektura ;)
to ale mícháš dvě různé věci dohromady: GCN jako ISA programovací model a GCN jako architekturu. Ta má nějaké stavební bloky, které se navzájem liší podle toho, co ten čip umí nebo neumí.
RDNA používá stále GCN ISA programovací model, ale architektura není stejná jako u starších GCN čipů. Jediné co mají společné je CU, které obsahuje 64 SP :-)
Naopak - ty mícháš dvě věci dohromady.. ;) Na základě přítomnosti Vega (GCN5) ISA tvrdíš, že architektura bude také Vega.
OK. Otázka je co tedy definuje jinou architekturu od té předchozí ? Proč se Vega 20 nejmenuje NAVI ? AMD mělo celkem dlouholetou tradici v tom, že iGPU v APU byly vždycky o generaci pozadu za desktopem s jedinou vyjímkou Raven Ridge, který má Vega i GPU.
Pokud má mít Renoir APU iGPU NAVI, pak mělo to GPU nést nové CU s jiným uspořádáním oproti Vegám a předchozím APU. Pokud GFX blok NAVI nese označení začínající 10xx, proč by APU využívající stejné jednotky mělo nést číslo začínající 9tkou?
Samozřejmě - pokud je Renoir Navi, tak bude mít ty RDNA Dual CU. Jak jsi přišel na to, že GFX Navi je značeno 10xx? AFAIK to GFX označuje použitou ISA.
Pokud je předchozí generace z hlediska architektury synchronizovaná, proč by ta další neměla být? Resp. přesněji - ona ani není. Další generace APU je 12nm verze Raven Ridge a tedy je momentálně (a v době vydání Zen 2) o generaci pozadu.
Navi je kódové značení spjaté s RDNA architekturou, která používá GCN5 ISA. Proč by se Vega 20 (jméno čipu) měla jmenovat Navi?
Navi = gfx10
Přehled: https://www.llvm.org/docs/AMDGPUUsage.html
Příklad: https://cgit.freedesktop.org/mesa/drm/commit/?id=9f2e558ca3a5d1ef3b9ef58...
@arakan94: Jak jsem na to přišel ? To má být vtip ? To že Navi má GFX 10 je známo od začátku, tak jako se vedělo že Greenland/Vega je GFX 9. Každá generace karet postavená na GCN architektuře přinesla nějaké změny v ISA a s tím související i změny v samotném GFX (kromě jediného případu a tím je Polaris). Proč ? to snad už není potřeba po 150x zmiňovat dokola....
Navi jakožto nová architektura přinesla opět nový set instrukcí, takže se to odrazilo jak ve vyšším značení GFX bloků tak v samotném GCN ISA. Tentokrát jsou navíc změny mnohem rozsáhlejší než v případě předchozích (víceméně minoritních) updatů GCN architektury. (4x16SIMD to 2x32SIMD, jiná cache hierarchie, Compute Unit Workgroup, atd.)
Ne, GFX opravdu není název ISA. GFX je název hardware/compute bloku v grafickém čipu, přesně řečeno shaderů. Kromě GFX, jsou tam ještě další bloky GMC, IH,SMC,DCE,SDMA,UVD,VCE, u kterých se s každou další generací mění číslo bloku podle toho o jak velké úpravy jde. Skládáním těchto různých bloků/IP dohromady vzniká celé konkrétní GPU.
Pokud tedy GPU podporuje novější architekturu a novější set instrukcí, mělo by to reflektovat i vyšší označení GFX.
https://www.phoronix.com/forums/forum/linux-graphics-x-org-drivers/open-...
@ap: díky za link
ještě doplním :
problém je že lidi si často pletou dvě zásadní věci:
Jedna je GCN ISA = set instrukcí ( to je jako x86 u CPU )
a druhá je GCN coby mikroarchitektura (RISC-SIMD), tj. fyzická implementace HW. ( GCN1 , GCN2, GCN3/GCN4, GCN5 )
Doteď byly GPU karty GCN arch běžící na GCN ISA. S každou generací došlo na update ISA, které se rozšířilo o nějaké nové instrukce díky tomu, že HW podporoval nějaké nové featury. Teď díky odlišnému označení je to u Navi na první pohled přehlednější:
RDNA je architektura ( tedy HW a jeho fyzická implementace ) a GCN je ISA, která architekturu pohání.
dříve: GCN / GCN ISA
nyní: RDNA / GCN ISA
Vycházel jsem z toho, že v ISA se nic nezměnilo - někde jsem to četl po prezentaci na E3 (bohužel už nevím kde) a že GFXxx popisuje použitý programovací model (ISA), ne konkrétní HW blok (což jsem také někde četl).
Je samozřejmě docela možné, že obě ty prohlášení byly chybné..
ISA se nezměnilo ve smyslu toho že je to pořád GCN set instrukcí a ne nic jiného.
Ale s každou generací GCN GPU se ISA updatovalo o nové instrukce ( kromě 4 generace Polarisu, protože ta je shodná s GCN 3 ISA)
viz:
GCN
https://developer.amd.com/wordpress/media/2012/12/AMD_Southern_Islands_I...
GCN2
http://developer.amd.com/wordpress/media/2013/07/AMD_Sea_Islands_Instruc...
GCN3:
http://developer.amd.com/wordpress/media/2013/12/AMD_GCN3_Instruction_Se...
GCN5:
https://developer.amd.com/wp-content/resources/Vega_Shader_ISA_28July201...
a teď přijde opět updatovaná verze GCN pro RDNA, pravděpodobně GCN6.
PS: GFX číslo popisuje, jak jsou ty bloky programovány pomocí driverů. Nová generace značí nové číslo. Tzv. Major number, to je to první číslo, které náleží ke konkrétní generaci GCN a pak minor number, to je to druhé číslo ( např. GFX801 vs GFX803 ), které značí jen minoritní rozdíl mezi těmi bloky, např podpora nového formátu, nějaká nová instrukce, zapnutá externí cache, etc.
\\
ještě k Polarisu vlastní Bridgmanova citace:
Bridgman:
„The previous iterations focused on things around the edge of the shader core (flat addressing & SUA/DUA in CI, virtualization and CWSR in VI); this time round the changes are focusing on the shader core itself.The drivers show that the programming model is the same as previous VI parts, not that the implementation is the same.
Normally when we bump a block version number there is also an associated change in how the block gets programmed by the driver.
With CI and VI there was more focus on adding features, but for Polaris the focus (at least in the GFX block) is efficiency not features. „
doufám, že teď už to celou situaci vyjasnilo :-)
je, ja si zas pamatuju jak ses tu hadal ze grafika ve stoney ridgne neni z generace polaris ale starsi..
https://community.amd.com/thread/203070
to taky nemas problem uznat, ze ses splet? ((:
@Tom Buri: tvůj příspěvek je přesně ukázkovým příkladem toho, když někdo komentuje něco čemu vůbec nerozumí :-))
jediné co v tom komentáři Bridgman říká je to, že jak Polaris tak i Volcanic Island (GCN 3 gen.) používají ten stejný programovací model GCN ISA . Nikoliv že jsou HW stejné nebo že oba patří do GCN 4 generace.
koukni se do popisu, pod políčkem GPU architektura u Stoney Ridge:
https://www.techpowerup.com/gpu-specs/radeon-r5-mobile-graphics.c3215
Aha, takže u Stoney Ridge podle tebe GFX level (~ISA) nevypovídá nic o architektuře, ale u Renoir tvrdíš, že ano. Chtělo by to v první řadě, aby ses definitivně rozhodl, jaký názor budeš zastávat, protože když u jednoho produktu tvrdíš, že ano, ale u druhého, že ne, tak z toho opravdu není jasné, co z toho myslíš vážně.
Hele, tak zaprvé, závěry o Stoney Ridge ohledně GFX a špatné interpertace některých Bridgmanových citátů jste dělali tady na Diitu v diskuzi vy ne já tak mi to tady laskavě nepodsouvej !!! Proč má Polaris a Volcanic Islands stejné GFX bylo už vysvětleno milionkrát a to včetně zmiňovaného Bridgmana, který mi sám na SA fóru vysvětloval proč v případě Polarisu jeho GFX nereflektuje změny provedené v čipu a také to, že ve Stoney Ridge je použitá Volcanic Island GPU ačkoliv ty jsi tady v čele se svými věrnými zastánci tehdy tvrdil úplně něco jiného....
zadruhé, já narozdíl od tebe netvrdím, že Renoir bude mít Navi GPU, takže co se mi tu snažíš podsouvat ?
Spíš by to chtělo ujasnit si pojmy a dojmy a hlavně si rozmyslet na co vlastně reaguješ.
Podle zdrojů webu WCCFTech
zaviram tab
jako vazne no-xi ? Jako fakt. WTTF je nejvetsi sracka co si vymejsli furt.
Tak se podívej zpět, kolik informací o Zen 2 a Navi měli správně. Kupodivu sedělo i to nereálně vypadající datum 7. 7. (neděle). Je třeba rozlišovat, u čeho uvádějí vlastní zdroj a co jsou jen převzaté zprávy z jiných zdrojů.
V posledních týdnech přidává AMD podporu pro APU Renoir do ovladačů Linuxu:
https://www.phoronix.com/scan.php?page=news_item&px=AMD-Renoir-APU-Linux
https://www.phoronix.com/scan.php?page=news_item&px=AMD-Renoir-RadeonSI-...
https://www.phoronix.com/scan.php?page=news_item&px=AMD-Renoir-DCN-2.1-P...
Je tedy již téměř jisté, že grafické jádro v APU Renoir bude vycházet z GPU Vega. Bude mít vylepšené bloky "multimedia engine" (stejně jako GPU Navi bude APU Renoir používat VCN2.0) a "display engine" (GPU Navi používá DCN 2.0, v APU Renoir má být použito DCN 2.1).
A zdá se, že APU Renoir bude podporovat LP-DDR4:
https://www.phoronix.com/forums/forum/phoronix/latest-phoronix-articles/...
https://lists.freedesktop.org/archives/amd-gfx/2019-August/039227.html
Já jsem vcelku spokojen. Hry nehraju. Ta vylepšení bloků multimedia a display interface považuji pro tyhle levné úsporné APU za důležitější.
Pro psaní komentářů se, prosím, přihlaste nebo registrujte.