Podle leakera Greymon55 by GCD (centrální čiplet s grafickými jednotkami) měl dosahovat jen lehce přes 350 mm². Doposud se předpokládalo, že při popsané konfiguraci půjde o něco větší plochu, řekněme 400-420 mm².

Je však rovněž známo, že AMD s architekturou RDNA 3 provedla významné čistky a odstranila hardware, který je z hlediska vývoje překonaný a jehož přítomnost již není nutná. Buďto proto, že lze jím prováděnou činnost eliminovat, nebo proto, že je již prováděna jinou cestou. Příkladem může být geometrie - více v níže uvedeném článku.

• RDNA 3 přechází čistě na unifikovanou geometrii a vždy zapnutou delta-kompresi

Samozřejmě lze namítat, zda by tyto změny stačily k tak výrazné redukci plochy. Leccos je totiž také potřeba přidat - RDNA 3 má např. přinést instrukce pro AI, GCD musí nést rozhraní, s jejichž pomocí bude komunikovat s MCD a tak dále. Takto výrazné snížení plochy tedy prozatím dává prostor naší spekulaci o tom, že by AMD mohla snížit počet texturovacích jednotek v rámci grafických bloků (respektive snížit poměr ke stream-procesorům na polovinu):

• Mohou být úvahy o výkonu RDNA 3 chybné?

Naše spekulace by sice leccos vysvětlovala, na druhé straně by přinášela další otázky, jako např. jak by AMD řešila ray-tracing, u něhož jeden z kroků akceleruje texturovacími jednotkami (resp. hardwarem sdíleným s texturovacími jednotkami).

Vraťme se však k ploše: Při 350 mm² pro GCD jde o podstatně menší monolitický blok než očekávaných ~600 mm² Nvidia Lovelace AD102 / GeForce RTX 4090 (Ti). Rozložení na čiplety nemá zásadní vliv na celkovou plochu křemíku spotřebovaného k výrobě, ale plocha monolitických prvků významně ovlivňuje výtěžnost. Jeden defekt na úseku waferu o rozměrech ~600 mm² znamená jeden AD102 s defektem, ale jednu Navi 31 s defektem a druhou Navi 31 plně funkční a zpeněžitelnou za plnou cenu.

U malých MCD čipletů (~40 mm²) pak prakticky můžeme defektivitu zanedbat. Jde o kombinaci několika důvodů:

• jde o velmi malé čiplety, tzn. většina se vyhne defektům
• jde o 6nm výrobu, která má velmi vysokou výtěžnost (léty odladěný proces)
• velkou část plochy čipletů tvoří SRAM, přičemž v praxi se SRAM nenavrhuje o cílené kapacitě, ale přidává se o pár buněk navíc - ty mají zcela zanedbatelné nároky na plochu, ale v případě defektu v nějaké buňce lze použít buňku náhradní a čip(let) je stále plnohodnotně využitelný (redundance)

V souvislosti s MCD ještě můžeme připomenout, že se objevily zvěsti o tom, že by MCD čiplety mohly nést rozhraní pro V-cache, díky němuž by kapacita integrované Infinity Cache (SRAM) byla volitelná.