Již několik let se mluví o nástupci dosavadní EUV litografie v podobě tzv. high-NA (případně jen „NA“) EUV litografie. Písmena NA zkracují Numerical Aperture, česky numerická apertura nebo účinná světelnost.

High-NA EUV (ASML)

Z potenciálních uživatelů této technologie o ní dosud nejvíc mluvil Intel. Ten ji původně zmiňoval v souvislosti s procesem Intel 18A, ale tam došlo pouze na experimenty. Pro sériovou výrobu plánuje její nasazení s procesem Intel 14A.

Můžete narazit na jiné informace, ale jsou chybné. Jejich šíření nejspíš pomáhá AI od Googlu, která po zadání dotazu do vyhledávače vyhodí text: „Intel's 18A process technology is utilizing High Numerical Aperture (High NA) EUV lithography for its next-generation processors, starting with product proof points in 2025.“ V detailech najdete odkaz na únorový článek webu Phone Arena, který toto skutečně tvrdí, nicméně se prostě mýlí (Intel zveřejnil prezentaci, kde jednoznačně konstatuje, že high-NA EUV poprvé nasadí na procesu 14A). To jen pro ilustraci, kam vede přehnaná víra v AI, která prostě vychází ze zdrojů, jež často obsahují chyby. Nelze předpokládat, že AI, která bude kritická a schopná posuzovat nejen obecnou věrohodnost zdrojů, ale posuzovat věrohodnost zcela konkrétně i ve vztahu ke kontextu a konkrétnímu tématu, dorazí v blízké době.

Důvodem, pro který se o nasazení či nenasazení high-NA EUV mluví a proč již všichni výrobci čipů nemají továrny plné high-NA EUV linek, je cena. Základní high-NA EUV stroj od ASML totiž stojí prakticky dvojnásobek toho, co nejlepší („low-NA“) EUV zařízení a existují obavy, zda by se investice vrátila a zda by nasazení nové technologie nemělo negativní dopad na termín nasazení nových procesů. TSMC, které se určitá opatrnost s EUV vyplatila, proto raději investuje do vývoje, který na high-NA EUV nestojí.

TSMC je schopná i s klasickou EUV litografií přinést obvyklé mezigenerační posuny i u 1,4nm procesu (A14 / 14A) a nevidí tedy důvod zvyšovat rizika a náklady změnou technologie.

TSMC tedy naznačuje, že ani A14 (první generace 1,4nm procesu TSMC) nemusí být posledním procesem, který se obejde bez high-NA EUV.

Závěrem pro úplnost můžeme dodat, že $400 milionů dolarů za high-NA EUV skener v kontextu polovodičové výroby není sama o sobě nějak nezvládnutelná částka. Problém je, že jeden skener nestačí a nestačí ani dva. Pokud by TSMC měla do masové výroby nasadit proces postavený na využití high-NA EUV skeneru, musela by tímto skenerem být vybavena každá linka v každé továrně na světě, kde se tímto procesem mají čipy vyrábět. Teoretickou možností je samozřejmě paralelní existence 1,4nm procesů s high-NA EUV a bez high-NA EUV, ale to by zase znemožnilo zákazníkům s jejich návrhem čipu snadno přecházet z jednoho procesu na druhý (jako to třeba šlo se 4nm procesem po 5nm u TSMC). Hlavně to pak nemá smysl ekonomický, pokud TSMC je schopna 1,4nm proces zvládnout bez high-NA EUV.