Pokud to vezmeme chronologicky (ve smyslu očekávaného data vydání), pak musíme začít u:

Xeon Sapphire Rapids

Přestože o něm Intel formálně hovořil jako o aktuálním produktu, je potřeba připomenout, že zatím nebyl vydán a podle neoficiálních zpráv se nezdá, že by Intel mohl stihnout první pololetí nebo třetí kvartál letošního roku (vypadá to na říjen).

• Intel Sapphire Rapids odložen na říjen

V předstihu před ISC byl ohlášen superpočítač NREL Kestrel, který bude 52jádrové procesory Xeon Sapphire Rapids využívat. Připomeňme, že dlouhodobějším a slavnějším projektem, který má také na Sapphire Rapids stát, je systém Aurora, který je vedle grafických karet další odyseou pod taktovou Intelu.

Kestrel však není systém postavený čistě na Sapphire Rapids. Dělí se na procesorové uzly a akcelerované uzly. Jen procesorové uzly stojí na Sapphire Rapids, zatímco akcelerované vzniknou na duálním Epycu Genoa (AMD Zen 4) doplněném o čtveřici akcelerátorů H100 (Nvidia Hopper GH100).

Xeon Sapphire Rapids HBM

Sapphire Rapids HBM je - jak už název napovídá - Sapphire Rapids doplněný pamětmi HBM. Konkrétně 64 GB HBM2e. Liší se však i pouzdro (je delší, 100mm místo 78mm) a složitost pouzdření, neboť počet spojovacích můstků (EMIB) stoupl z 10 na 14.

Tento produkt míří do systémů pracujících se zátěží, která je náročná na datovou propustnost, ale nevyhovují jí výpočetní GPU. Do jisté míry lze tyto Xeony chápat jako alternativu k AMD Epyc Milan-X, tedy procesorům s V-cache, byť i AMD bude mít v portfoliu krom V-cache Epyců i produkty s HBM.

• Intel ukázal továrnu vyrábějící Meteor Lake, Ponte Vecchio a Sapphire Rapids

Původně měla být prodleva mezi Sapphire Rapids a Sapphire Rapids HBM asi půl roku. Navzdory tomu, že se nyní základní verze očekává v říjnu, maluje Intel do roadmapy i HBM verzi na rok 2022. Uvidíme.

HPC GPU Rialto Bridge

Intel se poprvé oficiálně pochlubil s Rialto Bridge, výpočetním GPU, které bude nástupcem Ponte Vecchio. Osudy Ponte Vecchio jsou podobné jako u Sapphire Rapids - rovněž jde o první dlaždicový produkt Intelu v daném segmentu, rovněž je dlouhodobě zpožděný a rovněž na něj čeká superpočítač Aurora.

Navzdory tomu, že dosud není jasné, jak to s tímto akcelerátorem dopadne (Intel jej uvedl pouze v rámci roadmapy namalovaný na letošní rok), došlo k představení Rialto Bridge. Jde o - od pohledu - dlaždicové řešení podobně koncipované jako Ponte Vecchio. Rovněž využívá HBM a rovněž dělí jádra na vysoké množství dlaždic. Rovněž bude využívat kombinaci různých výrobních procesů - oficiálně Intel žádné nezmínil, ale proslýchá se, že dlaždice u Ponte Vecchio vyráběné na Intel 4 (původně 7nm proces Intel) budou u Rialto Bridge vyráběné na Intel 3 (původně 7nm+ proces Intelu). Navzdory tomu se TDP má zvýšit na zhruba 800 wattů (ze ~600 W).

Intel se celkově chlubí využitím širokého spektra výrobních procesů. Lze si ovšem položit otázku, jakou výhodu přináší rozsekání návrhu na tak malé kousky křemíku vyráběné na čtyř či pěti různých procesech, když tato řešení mají ještě výraznější zpoždění oproti plánovanému nástupu na trh než původní monolity. Jednou ze zásadních myšlenek čipletových řešení bylo přinést návrh na trh dříve, než by to bylo možné u monolitického produktu. Kritické části návrhu, které vyžadují nejnovější proces, umístit na čiplet vyráběný nejnovějším procesem a zbytek ponechat na procesu starším. Tím se velikost čip(let)u vyráběného na nejnovějších procesu podstatně zmenší, což má příznivý vliv na výtěžnost a cenu, díky čemuž lze zahájit výrobu podstatně dříve, než kdyby byl na nejnovějším procesu vyráběn celý návrh jako velký monolit (nízká výtěžnost, vysoké náklady - nutné počkat, dokud proces nevyzraje).

Kombinace příliš vysokého množství procesů pak může mít i ten negativní důsledek, že se zvyšuje pravděpodobnost zpoždění v důsledku toho, že některý ze zvolených procesů nebude připraven na sériovou výrobu podle plánu. Zatímco u „volně“ umístěných čipletů není problém např. při zpoždění 3nm procesu přejít na 4nm, v případě návrhu jako je Ponte Vecchio a Rialto Bridge, kde jsou dlaždice spojené těsně (v podstatě jako puzzle), nelze změnit proces jedné z dlaždic, protože by byla větší nebo naopak menší a nezapadala do návrhu.

Jinak Intel příliš technických detailů o Rialto Bridge nezveřejnil. Počet stream-procesorů stoupne z 16 384 (Ponte Vecchio) na 20 480, což není nějak extrémní rozdíl (+25 %). Intel zmínil, že dodávky vzorků plánuje zahájit v roce 2023 (snad v jeho polovině), ale datum vydání a široké dostupnosti neuvedl. Snad první polovina roku 2024.

XPU Falcon Shores

Jako ještě vzdálenější produkt se jeví XPU Falcon Shores. XPU značí kombinaci procesorové a grafické architektury, v podstatě tedy půjde o dlaždicové APU pro výpočetní segment. Může jít o reakci na AMD CDNA 3 / Instinct 300, který poprvé v rámci výpočetních GPU nabídne možnost doplnění procesorových (x86) jader.

Falcon Shores bude cosi podobného s možností mixování procesorových (x86) a grafických dlaždic. Intel hovoří o více než pětinásobku energetické efektitivy, paměťové kapacity a propustnosti, výpočetní denzity v rámci x86 socketu a dalších superlativech.

Podle roadmapy, která Falcon Shores kreslí až za chlíveček označený „2023+“, to vypadá, že myšlenka vznikla až jako reakce na CDNA 3 a nebude tudíž na trhu dříve než v roce 2024. Byť se alespoň podle obrázků zdá, že návrh je podstatně jednodušší a tedy - snad - snáz realizovatelný než u HPC GPU Intelu složených z desítek prvků kombinujících řadu výrobních procesů a pouzdřících technologií.