5nm výrobní proces TSMC zdaleka nepřinese to, co by bylo pro klasický mezigenerační posun potřeba, ale i tak k němu výrobci budou přistupovat pragmaticky. Nic lepšího zkrátka není a ještě dlouho nebude. Proces interně označovaný ja N5 přinese sice o 80 % vyšší denzitu, což není úplně špatné (byť by plným mezigeneračním krokem byla hodnota 100 %), ale dosažitelné frekvence (při zachování spotřeby) zvýší o 15 % a spotřebu sníží (při zachování frekvencí) o 30 %.

To už jsou čísla, která mají ke generačnímu kroku hodně daleko a jsou spíše na pomezí toho, co obvykle přinášel půlgenerační „shrink“ a toho, co přináší optimalizace stávající technologie. Musíme totiž mít stále na paměti, že se tato čísla týkají nějaký nízko taktovaných mobilních ARM SoC, rozhodně ne 5GHz x86 procesoru pro desktop, kde bude posun maximálních frekvencí podstatně nižší.

Pokud situaci stručně shrneme, dá se říct, že proces umožní zvýšit rozpočet tranzistorů o 80 %, ale jen pro 30 % (procentních bodů) těchto tranzistorů vytváří energetický prostor k jejich využití, zbývajících 50 % prostě zvýší spotřebu. Pokud bychom měli 7nm GPU s výkonem 100 % a TDP 300 wattů a chtěli na téže architektuře postavit nástuce s výkonem o 80 % vyšším (+80 % tranzistorů), pak by nám vzniklo 5nm GPU s výkonem 180 %* a spotřebou 450 wattů. To samozřejmě platí i pro procesory. Pokud tedy výrobce pro 5nm proces nemá připravenou architekturu, která sama o sobě zvyšuje energetickou efektivitu, pak bude výraznější posun výkonu provázen i výraznějším nárůstem spotřeby.

*i tato situace je zjednodušená, neboť N5 škáluje 80% denzitou pouze logiku, na plochy SRAM se vztahuje pouze hodnota 20 %

Lepší alternativy ale nejsou, 5nm proces Samsungu je parametrově blíž 6nm procesu TSMC a 7nm proces Intelu, který by měl být teoreticky lepší, je stále hudbou budoucnosti. To znamená, že pokud kterákoli firma plánuje v dohledné době vyrábět na lepším než 7nm procesu (6nm proces TSMC je variace na 7nm EUV proces této firmy), pak nemá jinou smysluplnou možnost než využít 5nm proces TSMC. Verze procesu označovaná jako N5 by časem měla být doplněna i o výkonnější N5P, která o něco zvýší dosažitelné takty (cca o 25 % oproti N7, tj. o 10 % oproti N5) a sníží spotřebu (o 43 % oproti N7, tj. o 10 % oproti N5).

O 5nm proces (ať už N5 nebo N5P) tudíž zájem bude. Krom Applu, jenž na něm od loňska vyrábí SoC A14 a M1 se očekává, že proces využije AMD (Zen 4, RDNA 3) i Nvidia (Lovelace, Hopper). K dalším zákazníkům mají patřit Broadcom, Mediatek, Qualcomm a Intel (některé Xe, FPGA). Zájem tedy bude, otázkou jsou výrobní kapacity. Respektive byly.

Jak vznikala TSMC Fab 18, která nyní vyrábí 5nm čipy

Podle informací z dodavatelských řetězců je aktuální výrobní kapacita 5nm procesu TSMC zhruba 60 tisíc waferů měsíčně, zatímco ve druhém pololetí má vzrůst na 100 tisíc. I když tato informace není zcela jednoznačná (může být míněna tak, že někdy během druhého pololetí bude dosaženo 100 tisíc waferů za měsíc nebo že v průměru za druhé pololetí bude dosažení 100 tisíc waferů za měsíc), celkem s jistotou ji lze interpretovat tak, že během následujících dvanácti měsíců se výrobní kapacita 5nm linek TSMC přibližně zdvojnásobí.

Znamenalo by to, že za rok bude kapacita 5nm linek TSMC téměř taková, jako je nyní kapacity 7nm linek (~140 tisíc waferů měsíčně). Tato čísla pocházejí od dodavatelského řetězce - ještě trochu vyšší uvádí ve svých plánech samotná TSMC, podle nichž už nyní dosahují kapacity 5nm linek 90 tisíc waferů za měsíc a přes 100 tisíc (konkrétně 105 tisíc) dosáhnou již koncem prvního pololetí. Ve druhém pololetí by měly dosáhnout 120-125 tisíc (waferů měsíčně). Na této kapacitě ovšem zůstanou až do roku 2024, kdy má být otevřena nová továrna v Arizoně, která kapacity posune o dalších ~20 tisíc.