O serverových procesorech Epyc Milan-X, které mají obsahovat vrstvené prvky, se objevily další tři informace:

1. AMD by první informace o nich mohla představit buďto v červnu na Computexu nebo v srpnu na HotChips. Ať jde o jeden nebo druhý případ, zdá se, že budeme vědět víc ještě než dojde k jejich vydání.

2. Některé zdroje si nejsou jisté, zda jde o produkt, který bude široce dostupný nebo spíše o technologickou demonstraci. Podle většiny zdrojů však k vydání a prodejům Milan-X dojde (zprávy ze začátku týdne hovořily ještě o letošním roce).

3. Hlavním rozdílem nebo jedním z hlavních rozdílů oproti standardní řadě Milan má být ve výbavě integrovanou pamětí. Té má být orientačně 1 GB. Jde tedy o podstatně vyšší kapacitu, než kterou dává součet jednotlivých L3 cache (256 MB), ovšem nižší kapacitu, než kdyby AMD osadila pouzdro několika čipy HBM2(E).

• AMD chystá Milan-X z vrstvených čipletů, leakeři ho prozradili dříve než Lisa Su

Přestože HBM2(E) nelze zcela vyloučit, je tu (krom kapacity) ještě jedna nesrovnalost a to, že HBM je potřeba k čipu / čipletu, se kterým mají komunikovat, připojit buďto křemíkovou podložkou (interposer) nebo můstkem (EMIB). Současné čiplety nejsou ale vybavené ani pro jednu možnost. Připravovat zcela nové čiplety kvůli připojení ~1 GB paměti se zdá být neefektivní řešení (alespoň na základě dosud dostupných informací). Druhou možností je navrstvení (např.) SRAM přímo na čiplety, které mají mít k této paměti přístup. Alternativou by pak byl samostatný vrstvený čiplet tvořený čistě SRAM a umístěný vedle ostatních. Oproti HBM by mohl být výrobně levnější, neboť čip(let)y vyráběné procesy nevyužívajícími TSV stojí méně.

Nejjednodušší by patrně bylo navrstvit SRAM na existující nebo k tomu upravené čiplety, čímž by se řešení vyhnulo nákupu HBM od externího dodavatele, podložkám a složitějšímu pouzdření. To už je samozřejmě jen spekulace. Patrně ale nebude trvat dlouho a dozvíme se další podrobnosti.