YouTube kanál MLID zveřejnil velké množství informací o čipletové architektuře procesorů postavených na architektuře Zen 6, které budou určené pro osobní počítače. Nechybí ani rendery založené na technických nákresech a specifikacích. AMD připravuje klasické řešení primárně určené pro desktop (kompatibilita s AM5 socketem zůstává v platnosti), které se bude jmenovat Olympic Ridge, a APU pro notebooky nazvané Medusa Point. Oba produkty mají společný CCD (procesorový) čiplet s 12 jádry Zen 6, který měří zhruba 75 mm².

Olympic Ridge = (2×) 75 mm² CCD + 200 mm² IOD

CPU Olympic Ridge bude disponovat jedním až dvěma CCD a jedním IOD (centrálním čipletem) o ploše asi 155 mm².

Jak sami vidíte, stoupla plocha CCD (zhruba na úroveň Zen 2, ale stále pod 81mm² Zen 3). Podstatně výrazněji však stoupla plocha IOD, který v současnosti dosahuje asi 122 mm², zatímco s příští generací naroste na 155 mm². Co konkrétně plochu tak výrazně navýší, není jasné. Pravděpodobným kandidátem je NPU, možná přítomnost několika céčkových jader pro úsporu energie a posledním hypotetickým kandidátem je širší konektivita.

Procesor Olympic Ridge: 2× 12jádrový Zen 6 CCD + IOD (MLID)

MLID spekuluje o větším integrovaném GPU, které by mělo potenciál na úrovni současných APU, ale osobně pochybuji, že by to AMD něco konkrétního přineslo. Kdo má zájem o řešení s výkonnější integrovanou grafiku, pro toho jsou APU. V mobilním segmentu jsou pak výkonné procesory prakticky vždy párovány se samostatnými grafikami.

Medusa Point = 75 mm² CCD + 225 mm² IOD

APU Medusa Point kombinuje jedno CCD a jedno větší IOD o ploše 200 mm². Dostáváme se tedy na plochu 275 mm², což je s výjimkou aktuálně vydávaného Strix Halo s přehledem největší APU od AMD. Nejen co se týče éry Zenu, ale o ~30 mm² překonává i produkty éry stavebních strojů. Je jasné, že o pár milimetrů navíc si řeknou větší x86 jádra a rozhraní k propojení čipletů. To jsme ale stále jen na řekněme 10-15 mm². Kam půjde zbytek?

APU Medusa Point: 12jádrový Zen 6 CCD + IOD (MLID)

Už jsme něco slyšeli o tom, že má podstatně narůst NPU (AI akcelerátor). Integrovaná grafika asi zůstane na 1024 stream-procesorech, ale o generaci a půl poskočí architektura, tedy bude potřeba doplnit tranzistory generace RDNA 4 i UDNA.

Další plochu si nejspíš vezme Infinity Cache, která měla být původně v podobě 16MB kapacity přítomná již na APU Strix Point, ale z důvodu požadavku Microsoftu na výkonnější NPU musela uvolnit místo. Nyní by NPU mohla přinést výkonnostní bonus k 1,5generačnímu architektonickému upgradu. Posledním prvkem, který se na ploše IOD mohl podepsat, jsou opět x86 jádra pro snížení energetických nároků.

Pouzdření a propojení

Zásadní změnou oproti všem předchozím čipletovým řešením AMD pro osobní počítače s výjimkou Strix Halo je spojení čipletů a pouzdření. Dosavadní řešení spočívalo v tom, že každý čiplet byl vybaven GMI rozhraním, které bylo z křemíku vyvedeno do pouzdra a odtud vycházelo do GMI rozhraní sousedního kusu křemíku. Rozhraní vedoucí přes substrát pouzdra nemohlo být (datově) příliš široké a zároveň muselo běžet na vyšších taktech, aby zajišťovalo dostatečnou přenosovou rychlost. Jeho výhodou byly velmi nízké výrobní náklady, nevýhodou pak vyšší latence a určité energetické nároky.

Všechny procesory s architekturou Zen 6 již budou využívat spojení křemík-křemík. Přinejmenším v případě PC varianty bude realizované křemíkovými můstky, které vyrobí společnost UMC. Menším překvapením je, že samotné pouzdření nebude zajišťovat TSMC. AMD oslovila tchajwanský SPIL, který použije technologii FOEB (Fan-out Embedded Bridge).

Proces implementace SPIL FOEB - v případě Zen 6 však nebudou propojovány HBM a SOC, ale CCD a IOD; princim však zůstává stejný (SPIL)

To s sebou nese dvě výhody. Tou první je, že pouzdřením mimo TSMC nebude AMD přicházet o (omezené) pouzdřící kapacity na technologiích používaných pro AI akcelerátory. Jinými slovy, AI akcelerátory a PC procesory se nebudou přetahovat o pouzdřící kapacity. Druhá výhoda tkví v tom, že AMD sice mohla i mimo TSMC sáhnout po nějaké jiné technologii a dodavateli - většina by však při požadovaných kapacitách nejspíš nabídla pouze řešení postavené na křemíkové podložce (interposer), které je při stávajících cenách křemíku nákladnější. Pokud bude SPIL v příštím roce schopný pouzdřit technologií FOEB objemy, které AMD potřebuje k pokrytí PC segmentu, pak se tato volba jeví jako výhra.

Závěrem si ještě zasluhuje opravit jedna nepřesnost uvedená MLID. Ten hovoří, že můstek bude zanořený do „base die“, tedy do křemíkové základny. FOEB ve skutečnosti žádnou base die nevyužívá, přítomna je jen organická struktura, která zvedá čiplety, aby vytvořila prostor pro můstek (a kterou procházejí měděné spoje).

FOEB oproti klasickému řešení můstku zanořeného do substrátu nabízí ještě několik dalších výhod. První jsou požadavky a náklady na pouzdření hotového slepence na úroveň finálního pouzdra.

Srovnání můstku zanořeného do substrátu (vlevo) a můstku v navýšené konstrukci (vpravo) (AMD)

Zatímco při použití zanořeného můstku je zapotřebí i zde speciální pouzdřící technologie (právě proto, aby mohl být můstek do pouzdra zanořen), v případě FOEB lze křemíkový slepenec umístit na standardní pouzdro (Flip Chip), protože se do pouzdra samotného nic nezanořuje, vše leží na jeho povrchu, jako kdyby se pouzdřilo monolitické řešení. Oproti zanořenému můstku se také používají standardní pouzdřící substráty. Existují i další výhody, jako snazší škálovatelnost