Zen 5 je dobře známý, Zen 6 přinese velký skok ve výrobním procesu, navýšení počtu jader a těsnější spojení čipletů. Ale Zen 7? O sedmé generaci se toho dosud vědělo žalostně málo, prakticky nic. Na jednu stranu je pravdou, že jde o vzdálený produkt - pokud Zen 6 dorazí ve druhém pololetí 2026, pak Zen 7 nejspíš neuvidíme dřív než ve druhém pololetí 2028. Jenže co jsou tři roky oproti šesti, které odpovídají době mezi první oficiální zmínkou o Zen 5 a jeho reálnému vydání?

Zen 7 bude existovat v řadě provedení - klasická i céčková jádra, čiplety i monolity, planární i 3D (MLID)

YouTube kanál MLID nyní zveřejnil fragment interního slajdu týkajícího se Zen 7. Ten nám sám o sobě mnoho neřekne, ale v kontextu dalších informací potvrzuje, že se AMD více zaměří na 3D, tedy vrstvenou architekturu čipů. Ta půjde nad rámec V-cache / Ryzen X3D.

AMD s V-cache experimentovala již se Zen 2, na úrovni komerčně vyráběbého produktu se dostala se Zen 3, byť tato generace se soustředila zejména na servery. Širší portfolio pro desktop a k tomu drobná vylepšení přišla se Zen 4. Podstatné přepracování přinesl Zen 5, který umožnil vrstvení V-cache z druhé strany křemíku, tedy té, která je v kontaktu s pouzdrem čipu, nikoli chladičem, což umožnilo snazší odvod tepla.

Dosud však unikal jeden podstatný fakt, který sice jisté indicie naznačovaly, ale který zůstal zastíněn úspěchem řady Ryzen 9000X3D jako takové. Zen 5 totiž nepřinesl změny jen na úrovni V-cache jako takové, ale podstatné změny musel prodělat i samotný procesorový čiplet, neboť datové vrstvy, aby uvolnily prostor pro V-cache, se musely přesunout do vyšších částí čipu (míněno při klasické orientaci socketem dolů). V souvislosti s tím rovněž víme, že rozhraní pro V-cache se sice přesunulo dospod, ale i na povrchu čipu stále část jakéhosi rozhraní (byť asi o třetinovém počtu kontaktů) zůstala:

• Jak se Zen 5 vešel na plochu Zen 4? AMD zhustila L3 a rozhraní V-cache

Původně se předpokládalo, že toto „horní“ rozhraní slouží pro V-cache a AMD se podařilo nějakým způsobem zredukovat počet kontaktů potřebných k propojení. V-cache je však k procesorovému čipletu připojena zespodu, takže horní rozhraní slouží k jiným účelů. Dost možná je Zen 5 v tomto ohledu první testovací platformou pro další rozvoj 3D čipů, podobně jako Zen 2 byl testovací platformou pro V-cache.

Jak konkrétně by 3D varianta Zen 7 (na papíře podle všeho existuje klasická i 3D) vypadala, zatím není jasné. Stávající trend však zjevně počítá s přesunem maxima cache mimo křemík procesorového čipletu. Tedy nad rámec stávajícího rozšíření L3 cache pomocí V-cache, ale přesun celé L3 do samostatné vrstvy, případně L4 do společné křemíkové základny ap. Není vyloučeno, že časem dojde i na L2 cache, ale to patrně nebude věcí Zen 7.