V podstatě bychom mohli říct, že TSMC přišla s jednou dobrou a jednou špatnou zprávou. Ta dobrá je, že se oproti plánům chystá 4nm výrobní proces. Ta špatná, že doplnění informací o 3nm procesu jej nečiní až tak zajímavým, jakým se zprvu zdál být.

Ale raději od začátku. Výchozím bodem je 7nm proces. Ten má TSMC ve dvou základních variantách: První klasický imerzní a druhý, který využívá EUV litografii. Vývojem klasického imerzního N7 (na kterém vznikl například Zen 2) vznikla vylepšená varianta N7P, na které údajně vzniká mj. Navi. Tyto procesy jsou strukturou zcela odlišné od 7nm EUV (N7+), který se zatím moc nerozšířil a vzniká na něm např. mobilní ARM SoC Kirin 990. EUV a „ne-EUV“ procesy z důvodu zcela odlišné struktury a zcela odlišného softwaru nejsou v žádném ohledu kompatibilní.

Vývojem 7nm EUV (N7+) vzniká 6nm (N6) proces. Ten se prakticky neliší denzitou (údaje o spotřebě a výkonu TSMC neuvádí) a jediný podstatný rozdíl spočívá v tom, že N7+ využívá EUV na 4 vrstvy, kdežto N6 na 5 vrstev. Jde tedy o drobný evoluční krok, který však zajišťuje vysokou míru kompatibility se svým předchůdcem (stačí minimální úpravy návrhu pro přechod z N7+ na N6). Přechod ale s ohledem na minimální výhody nemá citelný přínos.

		EUV	zahájení výroby / tape-out	velkokapacitní výroba
Samsung	7nm LPE (1. gen.)		?	nezahájena
	7nm LPP (2. gen)		říjen 2018	červen 2019
	7nm (3. gen)		?	?
	6nm LPP		duben 2019	H2 2019
	5nm LPE		4. 2019 / H2 2019	H1 2020
	4nm LPE		?	2020/21 zrušen
	4nm LPP		?	2022 zrušen
	3nm		?	2022
TSMC	7nm (N7)		leden 2017	duben 2018
	7nm (N7P)		?	?
	7nm EUV (N7+)		říjen 2018	červen 2019
	6nm		Q1 2020	?
	5nm (N5)		duben 2019	H1 2020
	5nm (N5P)		?	2021
	4nm (N4)		Q4 2021	H1? 2022
	3nm (N3)		2021	H2 2022

Pokročilejším vývojem 7nn EUV (N7+) vzniká 5nm (N5). Zde už není potřeba EUV zdůrazňovat, to už využívají všechny „pod-7nm“ procesy. Na N5 aktuálně vznikají SoC pro iPhony letošní generace. Proces zvyšuje denzitu (počet tranzistorů na jednotku plochy) o 80 % (čip tedy oproti původnímu N7 zmenší o 45 %). Výkon, tzn. takty (při zachování spotřeby) mohou stoupnout maximálně o 15 %, spotřeba (při zachování výkonu) může klesnout o 30 %. N5 je s ohledem na EUV podstatu a vznik vývojem z N7+ částečně kompatibilní s tímto procesem. Návrhy tedy lze převádět snáze než např. N7→N7+, ale úprava je náročnější než N7+→N6 (to jsou totiž téměř totožné procesy). V příštím roce máme očekávat vylepšenou verzi nazvanou N5P, která zvýší výkon až o 5 % (původně se uvádělo až 7 %) nebo sníží spotřebu až o 10 %. Opět lze očekávat vysokou míru kompatibility při přechodu N5→N5P, tzn. nízké úsilí při převodu návrhu.

Novinkou je 4nm, neboli N4 proces. TSMC se zatím nepochlubila jeho vlastnostmi. Má jít o derivát 5nm technologie, takže opět cosi vcelku kompatibilního s N5/N5P, ovšem parametrové rozdíly nebudou velké. Důvody existence tohoto procesu mohou být dva. První může spočívat v rivalitě s Intelem, který relativně nedávno prohlásil, že jeho 7nm proces bude vlastně lepší než 5nm proces TSMC (neupřesněno který, asi první generace, tj. N5) a 7nm proces Intelu by tudíž měl být srovnáván se 3nm procesem TSMC. To lze považovat za přestřelené (vzpomeňme, že 10nm proces Intelu byl avizován jako lepší než 7nm proces TSMC, což Intel dokládal tvrzením, že N7 proces TSMC dosahuje 96,5 milionů tranzistorů na čtvereční milimetr, kdežto 10nm proces Intelu dosáhne 100,76 milionů tranzistorů na čtvereční milimetr - tato první generace 10nm Intelu sice nakonec měla o pár zanedbatelných procent vyšší denzitu, ale vysokou spotřebu, maximální takt u komerčního produktu byl 3,2 GHz a výtěžnost mizerná). Pokud tedy zohledníme, že Intel ve svých marketingových prezentacích vyzdvihuje jeden parametr a zcela ignoruje všechny ostatní (které jsou z hlediska úspěšnosti produktu podstatnější), je dost možné, že 7nm proces Intelu bude reálně blíže N5/N5P procesu TSMC než N3. Právě proto mohl vzniknout pokročilejší derivát N5 nazvaný N4, aby parametry 7nm procesu Intelu dotáhl ve všech ohledech ještě před „velkou“ 3nm generací a konkurenci zavřel ústa.

Druhým důvodem vzniku 4nm generace může být snaha o získání zakázek od Applu. Velkokapacitní výroba na 3nm procesu se má rozběhnout až ve druhé polovině roku 2022, přičemž pro výrobu SoC Applu je potřebné, aby se rozběhla nejpozději v polovině roku. 4nm proces má podle vyjádření TSMC nastoupit do fáze rizikové výroby ve čtvrtém kvartálu 2021 a sériová výroba má běžet k neupřesněnému datu v roce 2022. Dovoluji si tvrdit, že s ohledem na datum rizikové výroby je cílem rozběhnutí sériově zhruba druhý kvartál roku 2022, aby na tomto procesu případně mohly vzniknout čipy pro iPhone 2022, nebude-li Applu dost dobrý N5P proces.

3nm proces alias N3, který TSMC ohlásila v dubnu, byl potvrzen ve stejných parametrech (ty už jsou nejspíš definitivní), ale upřesnění některých detailů nevyznívá zrovna optimisticky. V dubnu avizované zvýšení denzity o 70 % (snížení plochy o 42 %) se totiž týká pouze logiky. Pro SRAM platí mnohem horší koeficient (o 20 % vyšší denzita / o 17 % menší plocha) a pro analog (což se světa PC příliš netýká) jen o 10 % vyšší denzita. Pro čip SRAM / logika v poměru 70 % / 30 % tak vychází zvýšení denzity jen o cca 35 %, čemuž odpovídá snížení plochy jen o cca 26 %. Vše vztahováno vůči N5 (první generaci 5nm) procesu.

Konzervativnější posun může být i důsledkem toho, že TSMC ještě 3nm proces postaví na FinFET, zatímco ostatní výrobci již zkoušejí alternativy.